|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPEDIA DELLA RADIOELETTRONICA ED ELETTRICA Trigger. Enciclopedia dell'elettronica radio e dell'ingegneria elettrica
Enciclopedia della radioelettronica e dell'elettrotecnica / Radioamatore principiante Un trigger è un dispositivo di tipo seriale con due stati di equilibrio stabili, progettato per registrare e memorizzare informazioni. Sotto l'azione dei segnali di ingresso, il trigger può passare da uno stato stabile all'altro. In questo caso, la tensione alla sua uscita cambia bruscamente. Di norma, il flip-flop ha due uscite: diretta e inversa. Il numero di ingressi dipende dalla struttura e dalle funzioni eseguite dal trigger. In base al metodo di registrazione delle informazioni, i trigger sono divisi in asincroni e sincronizzati (con clock). Nei trigger asincroni, le informazioni possono essere registrate continuamente e sono determinate dai segnali di informazione che agiscono sugli ingressi in un dato momento. Se le informazioni vengono immesse nel trigger solo al momento dell'azione del cosiddetto segnale di sincronizzazione, tale trigger viene chiamato sincronizzato o sincronizzato. Oltre agli input di informazioni, i trigger con clock hanno un input di clock, un input di sincronizzazione. Nella tecnologia digitale sono accettate le seguenti denominazioni per ingressi trigger:
I più utilizzati nei dispositivi digitali sono un flip-flop RS con due ingressi di installazione, un D-flip-flop con clock e un T-flip-flop di conteggio. Considera la funzionalità di ciascuno di essi. Trigger RS asincrono. A seconda della struttura logica, si distinguono i flip-flop RS con ingressi diretti e inversi. I loro schemi e simboli sono mostrati nella figura. I trigger di questo tipo sono costruiti su due elementi logici 2OR-NOT - un trigger con ingressi diretti (a), 2I-NOT - un trigger con ingressi inversi (b).
L'uscita di ogni elemento è collegata a una delle uscite dell'altro elemento. Ecco le tabelle di verità per ciascuno di questi trigger.
Nelle tabelle (Qt e -Qt denotano i livelli che erano alle uscite del trigger prima che i cosiddetti livelli attivi fossero applicati ai suoi ingressi. Attivo. chiamare il livello logico che agisce all'ingresso dell'elemento logico e che determina in modo univoco il livello logico del segnale di uscita (indipendente dai livelli logici che agiscono sugli altri ingressi). Per gli elementi NOR-NOT, viene preso un livello alto come livello attivo, e per gli elementi NAND, viene preso un livello basso. I livelli, la cui alimentazione ad uno degli ingressi non comporta una variazione del livello logico all'uscita dell'elemento, sono detti passivi. Livelli Qt + 1 e -Qt + 1 designare livelli logici alle uscite del Trigger dopo che le informazioni sono state inviate ai suoi ingressi. Per flip-flop con ingressi Q direttit + 1=1 quando S=1 e R=0; Qt + 1=0 a S=0 e R=1; Qt+1= Qt per S=0 e R=0. Con R=S=1, lo stato di trigger sarà indefinito, poiché durante l'azione dei segnali di informazione, i livelli logici alle uscite di trigger sono gli stessi (Qt + 1=-Dt + 1=0) e dopo la fine della loro azione, il trigger può assumere qualsiasi stato stabile con uguale probabilità. Pertanto, una tale combinazione è vietata (e può disabilitare il trigger). La modalità S=1, R=0 è chiamata modalità di registrazione 1 (perché Qt + 1=1); modalità S=0 e R=1 - modalità di scrittura 0. La modalità S=0, R=O è chiamata modalità di memorizzazione delle informazioni, poiché le informazioni di uscita rimangono invariate. Per un flip-flop con ingressi inversi, la modalità di registrazione logico 1 è implementata quando -S=0, -R=1, la modalità di registrazione logico 0 - quando -S=1, -R=0. A -S=-R=1 viene fornita la memorizzazione delle informazioni. La combinazione S=R=0 è vietata. Tuttavia, va notato che i flip-flop RS non sono praticamente utilizzati nei dispositivi digitali a causa della loro bassa immunità ai disturbi. Infradito re con clock. Dispone di un'uscita di informazioni e di un ingresso di sincronizzazione. In figura sono mostrati uno dei possibili schemi a blocchi di un D-flip-flop a ciclo singolo e il suo simbolo.
Se il livello del segnale all'ingresso C= 0, lo stato di trigger è stabile e non dipende dal livello del segnale all'ingresso delle informazioni. Contemporaneamente vengono alimentati livelli passivi (-S=-R=3) agli ingressi del flip-flop RS con ingressi inversi (elementi 4 e 1). Quando si applica al livello di sincronizzazione dell'ingresso C=1, le informazioni sull'uscita diretta ripeteranno le informazioni fornite all'ingresso D. Pertanto, quando C=0 Qt + 1=Qt, C=1Qt + 1=D). La tabella della verità di un D-trigger con clock è simile a questa:
Qui Qt indica il livello logico all'uscita diretta prima dell'applicazione dell'impulso di clock e Qt + 1 - livello logico a questa uscita dopo l'applicazione dell'impulso di sincronizzazione. La Figura 3 mostra i diagrammi di temporizzazione di un D-flip-flop con clock. In un tale trigger, il segnale di uscita è ritardato rispetto al segnale di ingresso. tempo di pausa tra i segnali dell'orologio. Per il funzionamento stabile del trigger, è necessario che le informazioni all'ingresso rimangano invariate durante l'impulso di clock. I flip-flop D con clock possono essere controllati potenzialmente o dinamicamente. Per il primo di essi, le informazioni vengono registrate durante il tempo in cui il livello del segnale C = 1. Nei flip-flop con controllo dinamico, le informazioni vengono registrate solo durante la caduta di tensione all'ingresso dell'orologio. Gli ingressi dinamici sono rappresentati nei diagrammi da un triangolo. Se il vertice del triangolo è rivolto verso il microcircuito, il trigger viene attivato dal bordo dell'impulso di ingresso, se da esso, dal bordo. Anche nei diagrammi troverai / e \ designazioni, primo, rispettivamente, anteriore, secondo, declino. In un tale flip-flop, l'informazione di ingresso può essere ritardata di un ciclo di clock rispetto all'informazione di ingresso.
Conteggio T-flip-flop Figura 4, a. È anche chiamato flip-flop con ingresso di conteggio. Ha un ingresso di controllo T e due uscite Q e -Q. L'informazione all'uscita di tale trigger cambia il suo segno in quello opposto con ogni caduta di tensione positiva (o negativa) all'ingresso. Un trigger di questo tipo può essere creato sulla base di un D-flip-flop con clock se la sua uscita inversa è collegata all'ingresso delle informazioni (Fig. 4b). Come si può vedere dal diagramma di Figura 4, c, la frequenza del segnale all'uscita di un flip-flop T è due volte inferiore alla frequenza del segnale di ingresso, quindi tale flip-flop può essere utilizzato come divisore di frequenza e contatore binario. La serie di microcircuiti prodotti include anche trigger JK universali. Con l'opportuno collegamento della logica di ingresso, il flip-flop JK può svolgere le funzioni di qualsiasi altro tipo di flip-flop. Autore: -=GiG=-, gig@sibmail; Pubblicazione: cxem.net
Un nuovo modo di controllare e manipolare i segnali ottici
05.05.2024 Tastiera Seneca Premium
05.05.2024 Inaugurato l'osservatorio astronomico più alto del mondo
04.05.2024
▪ Misurata la temperatura della fotosfera delle supergiganti rosse ▪ Il sistema di ricarica wireless per veicoli elettrici di Qualcomm ▪ È stata sviluppata una nuova interfaccia neurale
▪ sezione del sito Job description. Selezione dell'articolo ▪ articolo Vivere è pensare. Espressione popolare ▪ articolo Qual è il principio dell'isolamento termico? Risposta dettagliata ▪ Responsabile della qualità dell'articolo. Descrizione del lavoro
Homepage | Biblioteca | Articoli | Mappa del sito | Recensioni del sito
www.diagram.com.ua |
Vedi altri articoli sezione 
Ultime notizie di scienza e tecnologia, nuova elettronica:
Tutte le lingue di questa pagina