|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPEDIA DELLA RADIOELETTRONICA ED ELETTRICA Calcolo di un sintetizzatore basato su un PLL con un DPCD. Enciclopedia dell'elettronica radio e dell'ingegneria elettrica
Enciclopedia della radioelettronica e dell'elettrotecnica / Calcoli radioamatori Lo scopo dell'articolo è mostrare, utilizzando l'esempio di un microcircuito sintetizzatore (KR1015XK2,3), il calcolo dei coefficienti di divisione e dei rapporti di frequenza di un sintetizzatore di frequenza basato su un PLL con DPCD come il più semplice e accessibile alla maggioranza dei radioamatori. L'articolo non propone un circuito sintetizzatore di frequenza, ma calcola solo i coefficienti di divisione ei rapporti di frequenza. Il circuito di controllo del sintetizzatore universale presentato è destinato ai microcircuiti del sintetizzatore con input di dati seriali (KR1015XK2,3, ecc. [8]). I microcircuiti sintetizzatori di altri tipi hanno un'interfaccia più conveniente e praticamente non richiedono un "body kit" aggiuntivo (microcircuito NJ8820 [2, 3]). Pertanto, viene fornito solo uno schema a blocchi del sintetizzatore, e anche in questo caso non tutto. Inoltre, la sua parte principale (ad eccezione di VD e LPF) è solitamente contenuta nei microcircuiti dei sintetizzatori di frequenza (ad esempio KR1015XK2,3; NJ8820, ecc. [8]).
Lo schema a blocchi del sintetizzatore [1] è mostrato in Fig. 1, dove sono accettate le seguenti designazioni:
Il codice di controllo del sintetizzatore è mostrato in Fig.2.
I principali rapporti di frequenza del sintetizzatore: - dF - gradino di frequenza minima di rete; - dF=N*Fo, dove N è un numero intero per il quale cambia il fattore di divisione della VD; - Fo - frequenza di riferimento di FD; - FBX - frequenza sintetizzata Fin \uXNUMXd Fo * K * Kdpkd + Fo * N * Kps, dove K è il coefficiente di divisione del VD (Kvd). Calcolo dei coefficienti di divisione numero intero senza resto. Il coefficiente di divisione del PS Kps \uXNUMXd (Fin / (Fo * K) - Kdpkd) / (N * Fo), ad es. il resto della divisione nel calcolo dell'efficienza, diviso per il gradino di frequenza minima della rete. Coefficiente di divisione OD Code = Fkv / Fo, ovvero la frequenza del cristallo di riferimento divisa per la frequenza di riferimento del PD. Alcuni tipi di sintetizzatori hanno rapporti di divisione OD fissi (KR1015HKZ ha Code=1024; 2560; 5120). Esempio di calcolo del sintetizzatore 1. Dati iniziali: - sintetizzatore - microcircuito KR1015HKZ (Kdpkd <4095, codice 5120, 2560,1024; Fmax<10 MHz). - divisorio esterno K1507IE1 (Kvd 10/11,20/22,40/44); - Fin= 135000 kHz; -dF=25kHz. 2. In base a Fin e Fmax, selezioniamo Kdel 20/22, ovvero Kvd=20, N=2. Successivamente, calcoliamo Fo come dF/N=25/2= 12,5 kHz. Prendiamo Code=1024, quindi Fkv=12,5*1024=12800 kHz. Se prendiamo Kdel 40/44, otteniamo Fo=6,25 kHz e con Code=1024 Fkv=6,25*1024=6400 kHz. Ora definiamo dFdpkd (passo di frequenza per unità di codice DPKD) come FoKvd=b,25*40=250. Successivamente, puoi calcolare il codice DPKD e il codice PS: Codice DPKD=Fin/(dFdpkd==135000/250=540. Poiché il resto è zero, codice PS=0. Per una frequenza di 135050 kHz, il resto = 50 e, quindi, il codice PS=50/25=2. 3. Nel calcolo, devono essere prese in considerazione le seguenti restrizioni: - codici DPKD minimo e massimo (determinati dal tipo di sintetizzatore selezionato); - il codice PS massimo deve essere > Kvd; - frequenze massime per gli ingressi del segnale e dell'oscillatore di riferimento. Circuito di controllo del sintetizzatore universale Questa versione del circuito è progettata per la banda VHF FM 145 MHz, 80 canali principali e 80 aggiuntivi. Lo schema è composto da due unità principali (indipendenti): - schema per la generazione e l'inserimento del codice del sintetizzatore; - schema per la generazione del numero e dell'indicazione del canale. Lo schema per la generazione e l'immissione del codice (Fig. 3) è progettato per un sintetizzatore del tipo KR1015XK3 o qualsiasi altro con input di codice in forma seriale (fino a 32 bit). La suddetta variante prevede un codice a 2 cifre, per modificare la portata del codice è necessario modificare il ricalcolo K del contatore DXNUMX. I codici delle frequenze inseriti nel sintetizzatore vengono registrati nella ROM. Come comporre un firmware ROM è descritto di seguito.
Lo schema include i seguenti nodi: - generatore e controdivisore per 20 (D1.1, D1.2, D2, VD1, VD2); - schema di lancio e vincolante (D3, D1.5); - schema per generare codice e registrare segnali del sintetizzatore (D5, D6, D1.3, D1.4, D4, VT1). Il circuito viene avviato dall'impulso START. Il circuito di legame genera un impulso di abilitazione al conteggio D2 e alimentazione su D5, legato al fronte di salita del generatore di impulsi D1, D2. Dopo aver contato 20 impulsi, il circuito di trigger torna al suo stato originale e l'alimentazione viene rimossa da D5. I dati vengono emessi dall'uscita D6, i clock di ingresso dati al sintetizzatore vengono emessi dall'uscita D4 e un segnale di scrittura del codice al sintetizzatore PDCA viene emesso dall'uscita 13 D3.2 (può avere un livello costantemente alto). Funzionamento del circuito di controllo del sintetizzatore universale 1. Viene impostato il codice del canale selezionato (livelli TTL ai pin 1-6,23, 22,19D5). 2. Sul segnale START (impulso positivo), il trigger D1 è impostato su "3.1". 3. Il fronte positivo del clock generato dal generatore in D 1.1, D 1.2 è impostato su "1" trigger D3.2. Un segnale a basso livello dal pin 12 D3.2 consente al contatore (coefficiente 20) di lavorare su D2.1, D2.2 e un segnale ad alto livello dal pin 13 D3.2 consente l'uscita dei clock di registrazione al sintetizzatore tramite D4 e l'alimentazione viene fornita alla ROM D5 utilizzando D1.5 e VT1. Un segnale di alto livello si forma anche all'ingresso di selezione del sintetizzatore (REC). 4. I dati inseriti nel sintetizzatore vengono convertiti in un codice seriale utilizzando il multiplexer D6. 5. Gli impulsi di clock di registrazione dei dati sono formati dagli impulsi del generatore D1.1, D1.2 dagli elementi D1.3, D1.4, C2, C3, R4. L'impulso di clock del generatore viene ritardato e quindi viene formato un breve impulso dal suo fronte di salita. Pertanto, il clock di scrittura cade sempre esattamente sul bit di dati corrispondente. 6. Dopo che il contatore ha contato 20 impulsi, vengono visualizzati segnali di alto livello sui pin 11 D2.2 e 5 D2.1, che porta a un segnale di alto livello sui pin 4 D3.1 e 10 D3.2. I trigger D3.1, D3.2 sono impostati allo stato iniziale. Pertanto, il contatore smette di contare, l'alimentazione viene rimossa dalla ROM, la fornitura di impulsi di clock di scrittura al sintetizzatore si interrompe, il segnale di selezione del sintetizzatore (REC) diventa basso e i dati inseriti vengono inseriti nei contatori del sintetizzatore. 7. Dopo aver modificato il codice, deve essere dato un segnale di START e il nuovo valore del codice viene inserito nel sintetizzatore. 8. Il circuito è costruito su chip CMOS che possono essere alimentati da una tensione di 3 ... 15 V. La ROM è alimentata da 5 V, quindi il resistore R6 deve essere selezionato in base alla tensione di alimentazione in modo che quando l'alimentazione è applicato alla ROM, non supera 5 .. .5,5 V 9. Va inoltre tenuto presente che il sintetizzatore ha solitamente livelli TTL per gli ingressi di controllo, quindi potrebbe essere necessario attivare i circuiti di bloccaggio del livello per i segnali forniti al sintetizzatore. Circuito di fissaggio del livello: un resistore (1 ... 5 kOhm) collegato in serie al circuito del segnale e un diodo collegato dal catodo al circuito di alimentazione del sintetizzatore. 10. Il regime di adeguamento di cui sopra non richiede. La frequenza del generatore non è critica, alle valutazioni indicate - circa 100 kHz. Lo schema per generare il numero e l'indicazione del canale Il circuito (Fig. 4) contiene un contatore BCD del numero del canale (D5, D6), che viene utilizzato per indicare il numero del canale (D7, D8, HL1, HL2) e indirizzare la ROM. Il numero massimo di canale che può essere implementato in questo schema è 99 (nello schema sopra, il numero massimo di canale è 80).
Quando il contatore viene acceso e traboccato, il circuito viene impostato sul 40° canale (può essere impostato mediante qualsiasi saldatura degli ingressi SO ... S3 dei contatori D5, D6). I pulsanti S1, S2 aumentano o diminuiscono il numero del canale. Il pulsante S3 è progettato per modificare il codice del sintetizzatore, ad esempio per ridurre la frequenza di trasmissione di 600 kHz in modalità ripetitore. Sugli elementi D1.5, D1.6, D2.6, D4 viene realizzato uno schema di controinstallazione. Sugli elementi C8...C11,VD4...VD7,R14...R18 è realizzato un circuito di generazione del segnale di START per il circuito di ingresso del codice del sintetizzatore. Come si vede dal diagramma, il segnale di START viene generato nei seguenti casi: - modifica del numero del canale (tramite i pulsanti S1, S2); - modifica del codice (premendo e rilasciando il pulsante S3); - all'accensione (elementi D1.5.D1.6). Circuito per la generazione del segnale START In Figura 5 è mostrata una variante del circuito per la generazione del segnale START, conveniente da utilizzare quando si utilizzano interruttori di codifica come PP8-1 o simili al posto di un circuito elettronico per la generazione del numero di canale. Questo circuito è, infatti, uno schema per collegare la fase dell'impulso di registrazione del codice nel DPCD alla fase della frequenza di riferimento del sintetizzatore, che elimina la comparsa di impulsi di disadattamento all'uscita del discriminatore di fase del sintetizzatore durante la scrittura di un codice costante nel DPCD.
Funzionamento del circuito di generazione del segnale START (Fig. 5) Un breve impulso di START positivo viene generato dall'impulso differenziale positivo del generatore, che viene alimentato al circuito di controllo del sintetizzatore. Dalla caduta negativa dell'impulso del generatore, viene generato un impulso di trigger per impostare il trigger su "1". Una caduta positiva nel segnale della frequenza di riferimento del sintetizzatore (pin 14 KR1015ХКЗ) ripristina il trigger su “0”. Il segnale (fronte negativo) dall'uscita del trigger inserisce nei suoi contatori le informazioni immesse nel sintetizzatore. In questo modo, la registrazione delle informazioni è vincolata nel tempo alla frequenza di riferimento del sintetizzatore e vengono eliminati la comparsa di impulsi di disadattamento all'uscita del rilevatore di fase del sintetizzatore e l'esaurimento della frequenza nell'anello PLL. La frequenza dell'oscillatore deve essere selezionata in base alla velocità di risposta del circuito a un cambio di canale (1...10 Hz). Va tenuto presente che il segnale proveniente dal sintetizzatore ha un livello alto - circa 5 V. Pertanto, il circuito funziona con una tensione di alimentazione non superiore a 9 V. In caso contrario, è necessario installare un circuito di bloccaggio del livello all'uscita . Lo schema non è critico per le valutazioni degli elementi e non richiede configurazione. Autore: S. Gurov, San Pietroburgo; Pubblicazione: N. Bolshakov, rf.atnn.ru
Energia dallo spazio per Starship
08.05.2024 Nuovo metodo per creare batterie potenti
08.05.2024 Contenuto alcolico della birra calda
07.05.2024
▪ Modo ecologico per bruciare metano ▪ Videocapsula con telecomando in alternativa all'endoscopio ▪ Assistente vocale avanzato per il conducente ▪ Impianti cerebrali per il controllo delle protesi robotiche ▪ pastiglia per la purificazione dell'acqua
▪ sezione del sito Nota allo studente. Selezione dell'articolo ▪ articolo Nastro invece di un paracadute. Suggerimenti per un modellista ▪ articolo Cos'è il petrolio? Risposta dettagliata ▪ articolo Morsi di rettili e insetti. Assistenza sanitaria
Homepage | Biblioteca | Articoli | Mappa del sito | Recensioni del sito
www.diagram.com.ua |
Vedi altri articoli sezione 
Ultime notizie di scienza e tecnologia, nuova elettronica:
Tutte le lingue di questa pagina