|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPEDIA DELLA RADIOELETTRONICA ED ELETTRICA Dispositivi di memoria. Enciclopedia dell'elettronica radio e dell'ingegneria elettrica
Enciclopedia della radioelettronica e dell'elettrotecnica / Radioamatore principiante RAM I chip RAM sono costruiti su transistor bipolari e MOS. L'elemento di memoria nel primo è un semplice trigger, nel secondo un trigger o condensatore caricato ad una tensione corrispondente a un singolo stato dell'elemento. I microcircuiti trigger bipolari hanno prestazioni significative e i microcircuiti MIS hanno una capacità di archiviazione maggiore. Inoltre, i chip MIS consumano molta meno energia. Un tipico esempio di RAM trigger è un registro parallelo; Con quattro bit di informazioni memorizzate, tutti i suoi componenti si inseriscono in un unico pacchetto con 14 pin, fornendo accesso a tutti gli input e output di quattro elementi di memoria. L'organizzazione della memoria sotto forma di registri separati viene utilizzata quando si crea RAM a bassa capacità. All'aumentare della capacità della RAM, sorge il problema di accedere a ciascun elemento di memoria con un numero limitato di pin nel pacchetto. Questo problema viene risolto utilizzando l'organizzazione degli indirizzi della memoria utilizzando un decodificatore del codice di indirizzo. Come accennato in precedenza, un decodificatore con n ingressi di indirizzo ne decrittografa 2n stati. Pertanto con quattro ingressi è possibile accedere a 16 elementi di memoria da 10 a 1024 elementi. Un dispositivo di memorizzazione indirizzabile è costituito da tre blocchi principali: un array di elementi di memoria (unità), un'unità di campionamento degli indirizzi (decodificatore di indirizzi) e un'unità di controllo. Consideriamo lo scopo e l'interazione di questi blocchi utilizzando l'esempio della RAM a 64 bit con un'organizzazione di campionamento indirizzabile di 16 parole a quattro bit (16 parole x 4 bit = 64 bit). Un'immagine convenzionale e uno schema funzionale di tale microcircuito sono mostrati nella Figura 1, a. L'array di memoria è formato da 16 catene di trigger a quattro bit. Quando il segnale V=0, una delle catene corrispondente all'indirizzo impostato A1-A4 va nello stato operativo, ed i suoi segnali vengono inviati agli ingressi dell'elemento AND (7-10). Con il segnale V-1, tutte le uscite CC sono a livelli bassi e quindi tutti i flip-flop sono disconnessi dai bus di uscita dell'azionamento. Quando V=0 e W=0, i segnali di ingresso delle informazioni (D0-D4) vengono forniti alla catena selezionata e un segnale di registrazione viene generato dall'elemento 1. In questa modalità, quando si modificano le informazioni sull'ingresso RAM, le informazioni in questa parola dell'array vengono sovrascritte. Con i segnali V=1 e W=0, l'informazione in ingresso passa direttamente all'uscita del microcircuito, bypassando il trigger array (il decodificatore non seleziona nessuno dei circuiti). Infine, quando V=1 e W=1, il funzionamento del decoder, del nodo che genera il segnale “Record” e degli elementi di ingresso AND è vietato.
Pertanto, l'unità di controllo (dieci elementi AND) garantisce il funzionamento della RAM nelle seguenti modalità: scrittura, lettura, trasferimento end-to-end, memorizzazione delle informazioni. Le porte AND di uscita sono implementate in un circuito a collettore aperto, che consente di collegare insieme le uscite Q di diversi chip RAM. In questo caso, la capacità della RAM aumenta: due chip - 32 parole, tre - 48, ecc. Il controllo degli indirizzi A1-A4, gli ingressi informazioni D1-D4 e l'uscita Q1-Q4 di tutti i microcircuiti sono combinati in bus comuni e la selezione dell'array di lavoro viene effettuata da un decodificatore aggiuntivo utilizzando gli ingressi V e W. Ecco come K155RU2 il microcircuito è costruito, Figura 1, b.
Quando si progetta RAM con una capacità di centinaia di migliaia di bit in un unico pacchetto, diventa difficile creare decrittatori con un tale numero di uscite. Questi problemi furono superati costruendo unità a matrice, in cui ogni elemento di memoria viene campionato non lungo un bus, ma su due (righe e colonne). Lo schema funzionale di tale RAM a 256 bit è mostrato nella Figura 2. Per selezionare 256 celle, sono necessari otto ingressi di indirizzo. Sono divisi in due quadrupli, ciascuno dei quali controlla un decoder per 16 posizioni. Per qualsiasi combinazione di segnali A1-A8, i valori dei singoli segnali sul bus di riga e sul bus di colonna appariranno in un solo elemento di memoria. Solo questo elemento percepirà i segnali di controllo che viaggiano sui bus comuni: selezione del chip CS (Chip Select), bit bus 1, bit bus 0. L'analisi della struttura logica dell'unità di controllo locale (tre elementi AND) consente di creare una tabella di le modalità operative di questa RAM.
L'amplificatore di uscita della RAM nella modalità di registrazione e memorizzazione delle informazioni si trova nel terzo stato (stato ad alta resistenza), che consente di aumentare la capacità di memoria allo stesso modo del microcircuito K155RU2. La piedinatura dei microcircuiti K176RU2 e 1K561RU2 (la RAM con questa struttura è realizzata utilizzando la tecnologia KMDP è mostrata nella Figura 2b. Usandoli, è necessario ricordare che le informazioni sull'indirizzo (A1-A8) e gli ingressi delle informazioni devono cambiare ad alto livello del segnale CS sia in modalità registrazione, sia in modalità lettura. In caso contrario le informazioni precedentemente registrate verranno distrutte. Le informazioni devono essere modificate almeno 0,1 μs prima dell'inizio del segnale CS=0 o non prima di 0,5 μs dopo la sua fine . ROM Le memorie permanenti consentono solo la lettura delle informazioni in esse memorizzate. La ROM contiene una parola preimpostata di m bit per ciascun indirizzo di n bit. Pertanto, le ROM sono convertitori di un codice di indirizzo in un codice di parola, cioè un sistema combinatorio con n ingressi e m uscite. Un'unità ROM è solitamente realizzata sotto forma di un sistema di bus reciprocamente perpendicolari, alle intersezioni dei quali è presente un elemento (1 logico) o nessun elemento (0 logico) che collega i corrispondenti bus orizzontali e verticali. Le parole vengono campionate allo stesso modo della RAM, utilizzando un decodificatore. I transistor di uscita dell'amplificatore possono essere a collettore aperto o al terzo stato. Quindi, quando il segnale stroboscopico V=1, il microcircuito viene disconnesso dal bus di uscita, il che consente di espandere la memoria semplicemente combinando le uscite dei chip ROM. Attualmente viene prodotta un'enorme quantità di ROM, o memoria non volatile, sia di tipo seriale che parallelo. In questo articolo parlerò solo di ROM parallele perché per parlare di ROM sequenziali come la I2. Consideriamo la ROM programmabile una tantum k155re3. La sua capacità di informazione è di 256 bit, organizzazione 32x8. In queste ROM, l'elemento di memoria è un transistor bipolare con un ponticello di burn-in. Quando si programma nella cella in cui deve essere scritto 0, attraverso il transistor viene fatto passare un impulso di corrente sufficiente a distruggere il ponticello. Chip K573RF6 ROM con cancellazione ultravioletta, capacità di memoria 64Kbit, organizzazione 8192x8. Il microcircuito ha nella sua custodia una finestra che viene utilizzata per la cancellazione con la luce ultravioletta. Dopo la cancellazione questa finestra viene sigillata con una pellicola opaca. Dopo la cancellazione, tutte le celle si trovano nello stato logico. Il microcircuito funziona in modalità di programmazione quando la tensione della fonte di alimentazione è di 25 volt e l'ingresso è una tensione OE di alto livello. Per scrivere informazioni, è necessario applicare un byte di dati alle uscite dati. I segnali di indirizzo e dati sono di livello TTL. Una volta impostati l'indirizzo e le informazioni sull'ingresso, un impulso di programmazione con livello TTL e una durata di 50 ms viene inviato all'ingresso -CE/PGM. Viene dato un impulso di programmazione per ogni byte di informazione scritto. Dopo aver programmato ciascuna cella, è necessario verificare se è programmata correttamente. Se il byte letto dalla ROM non corrisponde a quello scritto è necessario ripetere la procedura di programmazione di questa cella. Autore: -=GiG=-, gig@sibmail; Pubblicazione: cxem.net
Un nuovo modo di controllare e manipolare i segnali ottici
05.05.2024 Tastiera Seneca Premium
05.05.2024 Inaugurato l'osservatorio astronomico più alto del mondo
04.05.2024
▪ Le mascelle più veloci del mondo ▪ Salsicce di maiale artificiali ▪ Pannelli solari da materie prime economiche ▪ Batteria atmosferica all'azoto
▪ sezione del sito Tutela del lavoro. Selezione di articoli ▪ articolo di Michael Faraday. Aforismi famosi ▪ Articolo Kenaf. Leggende, coltivazione, metodi di applicazione
Homepage | Biblioteca | Articoli | Mappa del sito | Recensioni del sito
www.diagram.com.ua |
Vedi altri articoli sezione 
Ultime notizie di scienza e tecnologia, nuova elettronica:
Tutte le lingue di questa pagina