|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPEDIA DELLA RADIOELETTRONICA ED ELETTRICA Teoria di base dei sintetizzatori di frequenza. Enciclopedia dell'elettronica radio e dell'ingegneria elettrica
Enciclopedia della radioelettronica e dell'elettrotecnica / Sintetizzatore di frequenza Introduzione Un sistema ad anello ad aggancio di fase (PLL) è un nodo originale ampiamente utilizzato, prodotto da alcune aziende come circuito integrato separato. Il PLL contiene un rilevatore di fase, un amplificatore e un oscillatore controllato in tensione (VCO) ed è una combinazione di tecnologia analogica e digitale. Esamineremo brevemente le applicazioni dei PLL per la decodifica del tono, la demodulazione AM e FM, la moltiplicazione di frequenza, la sintesi di frequenza, il clocking del segnale in condizioni rumorose (come la registrazione magnetica) e il recupero del segnale. Esiste un tradizionale pregiudizio anti-PLL, in parte dovuto alla difficoltà di implementare un PLL su componenti discreti e in parte basato sulla convinzione che un PLL non possa funzionare in modo sufficientemente affidabile. Tuttavia, l'attuale avvento di un gran numero di dispositivi PLL economici e di facile utilizzo consente di rimuovere rapidamente il primo ostacolo al loro uso diffuso. Se adeguatamente progettato e utilizzato fino ai suoi limiti, un PLL è un elemento di circuito affidabile come un amplificatore operazionale o un flip-flop.
Il classico circuito PLL è mostrato in Fig.1. Il rilevatore di fase confronta le frequenze dei due segnali di ingresso e genera un segnale di uscita che è una misura del loro disadattamento di fase (se, ad esempio, differiscono in frequenza, verrà generata un'uscita di frequenza differenziale periodica). Se le frequenze fin e fgoon non sono uguali tra loro, il segnale di errore di fase, dopo il filtraggio e l'amplificazione, influenzerà il VCO, avvicinando la frequenza fgoon a fin. In modalità normale, il VCO "blocca" rapidamente l'aletta di frequenza, mantenendo uno sfasamento costante rispetto al segnale di ingresso. Poiché, dopo il filtraggio, l'uscita del rivelatore di fase è una tensione CC e il segnale di controllo del VCO è una misura della frequenza di ingresso, è chiaro che il PLL può essere utilizzato per il rilevamento FM e la decodifica del tono (nel telefono digitale trasmissione in linea). L'uscita VCO genera un segnale con un'aletta di frequenza; allo stesso tempo, è una copia "pulita" dell'aletta del segnale, che a sua volta può essere influenzata da interferenze. Poiché il segnale periodico di uscita del VCO può avere qualsiasi forma (triangolare, sinusoidale, ecc.), ciò consente di formare, ad esempio, un segnale sinusoidale, sincronizzato con la sequenza di impulsi in ingresso. Spesso i circuiti PLL utilizzano un contatore modulo n collegato tra l'uscita del VCO e il rivelatore di fase. Con questo contatore si ottiene una frequenza che è un multiplo della frequenza di riferimento dell'ingresso fax. Ciò è utile per generare impulsi di clock multipli della frequenza di rete nei convertitori integrati (a due stadi o con bilanciamento della carica) al fine di sopprimere i disturbi di rete. Anche i sintetizzatori di frequenza sono costruiti sulla base di schemi simili. Componenti del dispositivo PLL Rilevatore di fase. Attualmente esistono due tipi principali di rilevatori di fase, a volte indicati come Tipo 1 e Tipo 2. Il rilevatore di Tipo 1 funziona su segnali ad onda quadra analogici o digitali, mentre il rilevatore di Tipo 2 funziona su commutazione digitale (fronti). I rappresentanti del tipo 1 sono IC565 (lineare) e 4044 (TTL), tipo 2-4046 (CMOS). Il più semplice rilevatore di fase di tipo 1 (digitale) è il gate XOR, il cui circuito è mostrato in Fig. 2. La stessa figura mostra la dipendenza della tensione di uscita del rivelatore (dopo il filtraggio passa-basso) dalla differenza di fase per i segnali rettangolari in ingresso con un duty cycle del 50%. Il rivelatore di fase di tipo 1 (lineare) ha caratteristiche di fase simili, sebbene sia basato su un moltiplicatore "quattro quadrati", noto anche come "mixer bilanciato". I rivelatori di fase di questo tipo sono altamente lineari e vengono utilizzati per il rilevamento sincrono.
I rivelatori di fase di tipo 2 sono sensibili solo alla posizione relativa dei fronti del segnale di ingresso e del segnale all'uscita del VCO, come mostrato in Figura 3. A seconda che il fronte del segnale di uscita VCO appaia prima o dopo il fronte del segnale di riferimento, l'uscita del comparatore di fase genererà rispettivamente impulsi di anticipo o di ritardo.
La durata di questi impulsi, come mostrato in figura, è pari all'intervallo di tempo tra i fronti dei segnali corrispondenti. Durante l'azione degli impulsi di anticipo o di ritardo, il circuito di uscita scarica o fornisce rispettivamente corrente e la tensione media ottenuta in uscita dipende dalla differenza di fase, come mostrato in Fig.4. Il funzionamento di questo circuito è completamente indipendente dal ciclo di lavoro dei segnali di ingresso (in contrasto con il circuito comparatore di fase di tipo 1 discusso sopra). Un altro vantaggio è che non vi è alcuna uscita quando i segnali di ingresso sono sincronizzati. Ciò significa che non vi è alcuna "ondulazione" in uscita, che provoca la modulazione di fase periodica nei rivelatori di fase di tipo 1.
Ecco le caratteristiche comparative dei due principali tipi di rivelatori di fase: Tabella 1
C'è un'altra differenza tra questi due tipi di rivelatori di fase. L'uscita di un rilevatore di tipo 1 richiede sempre un successivo filtraggio nel circuito di controllo (vedi sotto per maggiori informazioni al riguardo). Pertanto, in un rilevatore PLL di tipo 1, il filtro di anello funge da filtro passa-basso, attenuando i segnali logici a piena ampiezza. In questo caso sono sempre presenti pulsazioni residue, il cui risultato sono oscillazioni periodiche di fase. Nei circuiti in cui il PLL viene utilizzato per la moltiplicazione o la sintesi di frequenza, ciò si traduce in una "modulazione di fase laterale" del segnale di uscita. Un rivelatore di tipo 2, al contrario, genera impulsi in uscita solo quando c'è uno sfasamento tra il segnale di riferimento e il segnale VCO. Se non vi è alcuna discrepanza, l'uscita del rivelatore si comporta come un circuito aperto e il condensatore del filtro ad anello funge da dispositivo di memorizzazione, mantenendo la tensione alla quale il VCO mantiene la frequenza desiderata. Se la frequenza del segnale di riferimento cambia, il rilevatore di fase genererà una serie di brevi impulsi che caricheranno (o scaricheranno) il condensatore alla nuova tensione necessaria per riportare il VCO in sincronia. Generatori a tensione controllata. Un componente importante dei sistemi ad anello ad aggancio di fase è l'oscillatore, la cui frequenza può essere controllata dall'uscita del rivelatore di fase. Alcuni circuiti integrati PLL includono un VCO, come l'elemento di linea 565 e un elemento CMOS 4046. Esistono anche circuiti integrati VCO separati, come il 4024 (oltre al rivelatore di fase TTL 4044 sopra menzionato) o vari elementi TTL della serie 74xx ( ad esempio, , 74S124 e 74LS324-327). Un'altra interessante classe di VCO sono gli oscillatori con uscita sinusoidale (8038, 2206, ecc.). Generano un'onda sinusoidale pura con segnali di ingresso distorti. La tabella 2 fornisce un riepilogo dei diversi VCO. Tabella 2
Si noti che la frequenza VCO non è soggetta alle limitazioni dei circuiti logici. Ad esempio, è possibile utilizzare un generatore di radiofrequenze con un varactor (diodo a capacità variabile) (Fig. 5).
Senza soffermarci su questo in dettaglio, notiamo che è possibile utilizzare anche un generatore di microonde (GHz) basato su un klystron riflettente, che viene sintonizzato modificando la tensione attraverso il riflettore. Naturalmente, un dispositivo PLL con oscillatori di questo tipo deve contenere un rivelatore di fase RF. I sistemi PLL non richiedono che il VCO sia troppo lineare in frequenza rispetto alla tensione. Tuttavia, con una non linearità significativa, il coefficiente di trasmissione cambierà con la frequenza e dovrà essere fornito un maggiore margine di stabilità. Progettazione PLL Chiusura del circuito di controllo. All'uscita del rivelatore di fase viene generato un segnale di errore, associato alla presenza di una differenza di fase tra il segnale di ingresso e il segnale di riferimento. La tensione di ingresso del VCO ne controlla la frequenza. Può sembrare che per creare un circuito di controllo chiuso basti coprirlo con un circuito di feedback con un certo guadagno, come si fa nei circuiti con amplificatori operazionali. Qui, tuttavia, c'è una differenza significativa. Nei circuiti convenzionali, la quantità che è controllata dalla retroazione è uguale, o almeno proporzionale, alla quantità che viene misurata per generare il segnale di errore. Quindi, ad esempio, in un amplificatore, viene misurata la tensione di uscita e la tensione di ingresso viene regolata di conseguenza. L'integrazione avviene nel sistema PLL. Misuriamo la fase e agiamo sulla frequenza e la fase è l'integrale della frequenza. Ciò si traduce in uno sfasamento di 90° nel circuito di controllo. Poiché l'integratore introdotto nel circuito di retroazione della spira fornisce un ulteriore ritardo di fase di 90°, l'autoeccitazione può avvenire a frequenze dove il guadagno complessivo della spira è pari all'unità. La soluzione più semplice è escludere dal circuito tutti gli altri elementi che producono uno sfasamento almeno alle frequenze dove il guadagno complessivo del circuito è prossimo all'unità. Dopotutto, gli amplificatori operazionali mostrano un ritardo di fase di 90° su quasi tutta la loro gamma di frequenze e funzionano comunque bene. Questo è il primo approccio alla risoluzione del problema, il cui risultato è il cosiddetto “loop del primo ordine”. È simile al diagramma a blocchi PLL sopra, ma senza il filtro passa basso. Sebbene tali sistemi del primo ordine vengano utilizzati in molti casi, non hanno le necessarie proprietà di "volano", cioè attenuano il rumore o le fluttuazioni nel segnale di ingresso. Inoltre, poiché l'uscita del rivelatore di fase controlla direttamente il VCO, non è possibile mantenere una relazione di fase costante tra il segnale di uscita del VCO e il segnale di riferimento nell'anello del primo ordine. Il loop del secondo ordine per prevenire l'instabilità contiene un filtro passa basso aggiuntivo nel loop di feedback. A causa di ciò, si verifica una proprietà di attenuazione, l'intervallo di acquisizione si restringe e il tempo di acquisizione aumenta. Inoltre, come verrà mostrato di seguito, un anello del secondo ordine con un rivelatore di fase di tipo 2 fornisce la sincronizzazione con differenza di fase zero tra il segnale di riferimento e l'uscita del VCO. I loop del secondo ordine sono usati quasi ovunque, perché nella maggior parte delle applicazioni il sistema PLL deve fornire piccole fluttuazioni nella fase del segnale di uscita, così come alcune proprietà di memoria o "volano". I circuiti del secondo ordine consentono un guadagno elevato alle basse frequenze, il che conferisce maggiore stabilità (simile agli amplificatori di feedback). Ora diamo un'occhiata a un esempio di utilizzo del PLL. Moltiplicatore di frequenza. Esempio di sviluppo. I sistemi PLL vengono spesso utilizzati per generare segnali la cui frequenza è un multiplo della frequenza di ingresso. Nei sintetizzatori di frequenza, la frequenza di uscita si ottiene moltiplicando un intero n per la frequenza di un segnale di riferimento a bassa frequenza stabilizzato (ad esempio, 1 Hz). Il numero n è impostato in forma digitale e il generatore di numeri sintonizzabili può essere controllato da un computer. In casi più prosaici, puoi trovare l'uso di un dispositivo PLL per generare una frequenza di clock sincronizzata con una frequenza di riferimento già disponibile in questo dispositivo. Supponiamo, ad esempio, che un ADC a due stadi necessiti di un segnale di clock a 61,440 kHz. A questa frequenza si ottengono 7,5 misurazioni al secondo; il primo stadio durerà 4096 cicli di clock (ricordiamo che negli ADC a due stadi la durata di questo stadio è costante), e la durata massima del secondo stadio sarà di 4096 cicli. Una caratteristica del circuito PLL è che il segnale di clock con una frequenza di 61,440 kHz può essere sincronizzato con la frequenza di rete di 60 Hz (61,440=60x1024), che consente di sopprimere completamente i disturbi di rete all'ingresso del convertitore. Consideriamo prima il circuito PLL standard (Fig. 6), che contiene un contatore aggiuntivo: un divisore di frequenza per n, collegato tra l'uscita VCO e il rilevatore di fase.
Il diagramma mostra i coefficienti di trasferimento di ogni elemento funzionale del circuito, che ci aiuterà nel calcolo della stabilità. Notiamo in particolare che il rivelatore di fase converte la fase in tensione e il VCO, a sua volta, converte la tensione nella derivata della fase rispetto al tempo, cioè in frequenza. Pertanto, si può considerare che se consideriamo la fase come una variabile di input, il VCO funge da integratore. Una tensione di ingresso di errore fissa provoca un errore di fase linearmente crescente all'uscita del VCO. Il filtro passa basso e il divisore di frequenza per n hanno guadagni inferiori a uno. Stabilità e sfasamenti La Figura 7 mostra i diagrammi di Bode che ci consentono di valutare la stabilità del PLL del secondo ordine.
Il VCO funziona come integratore con una costante di tempo di 1/f e uno sfasamento di 90° (cioè la costante di tempo è proporzionale a 1/jw e il condensatore viene caricato dalla sorgente di corrente). Per creare un margine di fase (la differenza tra 180° e uno sfasamento a una frequenza alla quale il guadagno complessivo del circuito è 1), un resistore è collegato in serie al condensatore nel filtro passa basso, impedendo la stabilità ripartizione ad alcune frequenze (introducendo uno “zero” delle funzioni trasmissive). Combinando le caratteristiche del VCO e del filtro si ottiene il diagramma di Bode per il guadagno complessivo dell'anello mostrato nella figura. Finché la pendenza è 6 dB/ottava (nella regione del guadagno unitario), il loop sarà stabile. Ciò si ottiene quando si utilizza un filtro passa-basso lead-lag e con la giusta scelta delle sue caratteristiche (così come nei circuiti di compensazione di fase lead-lag degli amplificatori operazionali). Nella prossima sezione, mostreremo come farlo. Calcolo del coefficiente di trasferimento La Figura 8 mostra il circuito PLL per un sintetizzatore di frequenza di 61 Hz. Il rivelatore di fase e il VCO fanno parte di un PLL basato su un circuito integrato CMOS di tipo 440.
In questo circuito viene utilizzata una versione del rivelatore di fase operante sui fronti, sebbene l'IC 4046 abbia entrambe le opzioni. L'uscita del circuito è formata da una coppia di transistor CMOS pulsati che forniscono segnali pulsati di livello Ucc o 0 V. Si tratta infatti dell'uscita a tre stati considerata in precedenza, poiché, fatta eccezione per i momenti degli impulsi di errore di fase, è in uno stato di alta resistenza di uscita. Le frequenze massima e minima del VCO, impostate dai livelli di tensione di controllo di 0 V e Ucc, sono determinate dalla scelta delle resistenze R1 e R2 e del condensatore C1 in base ai dati di targa. Dai dati tecnici dell'elemento 4046 si può determinare un notevole inconveniente del circuito: elevata sensibilità alla stabilità delle tensioni di alimentazione. La scelta degli altri elementi del contorno viene effettuata secondo le procedure standard per il PLL. Una volta selezionata la gamma VCO, non resta che progettare il filtro passa basso, che è una parte molto critica del sistema. Iniziamo calcolando il guadagno dell'intero anello di controllo. La tabella 3 mostra le formule di calcolo per i singoli componenti (secondo la Fig. 6). Tabella 3. Calcolo del guadagno PLL I calcoli devono essere effettuati con attenzione, senza confondere la frequenza f e la frequenza circolare w o hertz con kilohertz. Finora non abbiamo determinato solo il coefficiente Kj. Può essere determinato scrivendo un'espressione per il guadagno complessivo del ciclo, ma prima ricorda che il VCO è un integratore e scrivi:
Quindi il guadagno complessivo è
Ora scegliamo la frequenza alla quale il guadagno diventa uguale all'unità. L'idea è che la singola frequenza di trasmissione sia scelta sufficientemente alta in modo che il circuito possa tracciare correttamente i cambiamenti nella frequenza di ingresso, ma anche sufficientemente bassa da attenuare il rumore e i picchi nel segnale di ingresso. Ad esempio, un sistema PLL progettato per demodulare i segnali FM in ingresso o per decodificare una sequenza di toni ad alta velocità deve essere veloce (per i segnali FM, la larghezza di banda del loop deve corrispondere al segnale di ingresso, cioè uguale alla frequenza massima di modulazione, e per la decodifica del tono, il ciclo della costante di tempo deve essere inferiore alla durata del tono). D'altra parte, poiché questo sistema è progettato per tracciare determinati valori di una frequenza di ingresso stabile o che cambia lentamente, deve avere una bassa velocità di trasmissione singola. Ciò ridurrà il "rumore" di fase all'uscita e fornirà insensibilità alle interferenze e ai disturbi all'ingresso. Anche brevi interruzioni del segnale di ingresso saranno appena percettibili, poiché il condensatore del filtro immagazzinerà la tensione, il che farà sì che il VCO continui a produrre la frequenza di uscita desiderata. Tenendo conto di quanto detto, scegliamo la frequenza di una singola trasmissione f2 pari a 2 Hz, ovvero 12,6 rad/s. Questa è ben al di sotto della frequenza di riferimento ed è improbabile che le deviazioni della frequenza di rete possano superare questo valore (ricordare che l'energia elettrica è prodotta da grandi generatori con un'enorme inerzia meccanica). Il punto di interruzione della caratteristica del filtro passa-basso (il suo "zero") viene scelto, di regola, a una frequenza inferiore a f2 3-5 volte, che fornisce un margine di fase sufficiente. Ricordiamo che lo sfasamento di un semplice circuito RC varia da 0 a 90° nella gamma di frequenze da 0,1 a 10 rispetto alla frequenza di -3 dB ("poli"), alla quale lo sfasamento è di 45°. Scegliamo quindi la frequenza zero pari a 0,5 Hz, ovvero 3,1 rad/s (Fig. 9). Il punto di interruzione f1 determina la costante di tempo R4C2 : R4C2=1/2pf1. Assumiamo innanzitutto: C2=1 µF e R4=330 kOhm. Ora non resta che selezionare il valore della resistenza R3 dalla condizione che il coefficiente di trasmissione alla frequenza f sia pari all'unità2. Dopo aver eseguito questa operazione, troviamo che R3 \u4,3d XNUMX MΩ.
Упражнение. Verificare che con i componenti del filtro selezionati, il guadagno a f2=2,0 Hz sia effettivamente 1,0. A volte i valori ottenuti dei parametri del filtro sono scomodi e devi ricalcolarli o spostare leggermente la frequenza del guadagno unitario. Questi valori sono accettabili per un PLL CMOS (la tipica resistenza di ingresso VCO è 1012 Ohm) e per un PLL su transistor bipolari (tipo 4044, ad esempio), potrebbe essere necessario abbinare la resistenza utilizzando un amplificatore operazionale. Per semplificare la progettazione del filtro in questo esempio, è stato utilizzato un rilevatore di fase a commutazione di fronte di tipo 2. Questa soluzione potrebbe non essere la migliore nella pratica a causa dell'elevato livello di interferenza di rete. Selezionando un'attenta selezione del circuito di ingresso analogico (ad esempio, è possibile utilizzare un trigger Schmitt), è possibile ottenere buone prestazioni del circuito. In caso contrario, si consiglia di utilizzare un rilevatore di fase XOR di tipo 1. Prova ed errore Ci sono persone per le quali l'arte di progettare circuiti elettronici consiste nel modificare i parametri del filtro finché il circuito non funziona. Se il lettore è uno di loro, allora dovrebbe cambiare il suo approccio a questo problema. Probabilmente a causa di tali sviluppatori, i sistemi PLL hanno una cattiva reputazione, ed è per questo che abbiamo fornito un calcolo dettagliato. Tuttavia, proviamo ad aiutare gli sviluppatori a utilizzare il metodo per tentativi ed errori: R3C2 determina il tempo di levigatura del contorno e il rapporto R4 / R3 - smorzamento, ovvero l'assenza di sovraccarico durante il salto di frequenza. Si consiglia di iniziare con R4=0,2R3. Generazione di clock per videoterminali Un generatore ad alta frequenza sincronizzato con una frequenza di rete di 60 Hz può essere utilizzato con successo per generare segnali di clock in apparecchiature terminali di computer alfanumerici. La velocità di uscita standard delle informazioni sui display video è di 30 fotogrammi per 1 s. Poiché l'interferenza di rete è quasi sempre presente, anche se è piccola, l'immagine inizia a subire un lento "rotolamento". Questo accade se non c'è un'esatta sincronizzazione tra la frequenza di rete e il canale verticale del display. Un buon modo per risolvere questo problema è utilizzare il sistema PLL. In questo caso si dovrebbe utilizzare un VCO ad alta frequenza (con una frequenza di circa 15 MHz, un multiplo di 60 Hz) e i segnali ottenuti dividendo questa sequenza di clock principale ad alta frequenza dovrebbero essere utilizzati per formare in sequenza i punti di ciascun carattere , lunghezza della riga e numero di righe nella cornice. Cattura e tracciamento PLL Ovviamente, il PLL rimarrà in sincronismo fintanto che il segnale di ingresso non cade al di fuori dell'intervallo consentito dei segnali di retroazione. Una domanda interessante è l'ingresso iniziale del sistema nel sincronismo. Il disadattamento di frequenza iniziale produce un segnale di frequenza differenziale periodico all'uscita del rivelatore di fase. L'ondulazione diminuirà dopo il filtraggio e apparirà un segnale di errore costante. Processo di cattura. La risposta alla domanda non è così semplice. I sistemi di controllo del primo ordine saranno sempre in sincronismo, poiché non c'è attenuazione del segnale di errore a bassa frequenza. I loop del secondo ordine possono essere sia sincronizzati che non sincronizzati, a seconda del tipo di rilevatore di fase e della larghezza di banda del filtro passa-basso. Inoltre, il rilevatore di fase di tipo 1 XOR ha una larghezza di banda di acquisizione limitata che dipende dalla costante di tempo del filtro. Questa circostanza può essere utilizzata se è necessario costruire un sistema PLL che dovrebbe sincronizzarsi solo in un determinato intervallo di frequenza. Il processo di blocco è il seguente: quando il segnale di errore di fase fa convergere la frequenza VCO alla frequenza di riferimento, la forma d'onda dell'errore cambia più lentamente e viceversa. Poiché questo segnale è asimmetrico, si verificano cambiamenti più lenti nella parte del ciclo in cui fgun si avvicina al fop. Di conseguenza, una tensione CC media diversa da zero mette il PLL in modalità di blocco. La tensione di ingresso del VCO cambia durante il processo di acquisizione, come mostrato nella Figura 10. Notare l'ultimo picco (overshoot) nel grafico; il motivo è molto interessante. Anche se la frequenza VCO raggiunge il valore desiderato (come indicato dal livello di tensione all'ingresso VCO), ciò non significa che il sistema sia necessariamente entrato in blocco, poiché potrebbe risultare che non esiste un modo comune. Ciò potrebbe causare il superamento della curva. È ovvio che il processo di acquisizione in ciascun caso avverrà in modo diverso.
Striscia di cattura e tracciamento Se si utilizza un rilevatore di fase XOR di tipo 1, la larghezza di banda di acquisizione è limitata dalla costante di tempo del filtro passa-basso. Questo ha un senso, poiché se c'è una grande differenza di frequenza iniziale, il segnale di disadattamento verrà attenuato dal filtro così tanto che la cattura non potrà mai avvenire. Ovviamente, aumentando la costante di tempo del filtro passa-basso si restringe la banda di cattura, il che equivale a diminuire il guadagno del loop. Si scopre che non ci sono tali restrizioni in un rivelatore di fase che opera lungo i fronti. La larghezza di banda di tracciamento per entrambi i tipi di circuiti dipende dall'intervallo di tensione di controllo del VCO. Alcuni esempi di utilizzo dei sistemi PLL Abbiamo già menzionato l'uso dei PLL nei sintetizzatori di frequenza e nei moltiplicatori di frequenza. Quanto a quest'ultimo, l'opportunità di utilizzare il PLL, come si evince dall'esempio considerato, è talmente evidente che non ci dovrebbero essere dubbi sull'utilizzo del PLL. I moltiplicatori semplici (cioè gli orologi ad alta frequenza per i sistemi digitali) non hanno nemmeno problemi con il jitter di riferimento e i sistemi del primo ordine possono essere usati abbastanza bene. Diamo un'occhiata ad alcune applicazioni del PLL che sono interessanti dal punto di vista di una varietà di applicazioni. Rilevamento del segnale FM Nella modulazione di frequenza, l'informazione viene codificata modificando la frequenza del segnale portante in proporzione alla variazione del segnale informativo. Esistono due metodi per ripristinare le informazioni modulate: utilizzare rilevatori di fase o PLL. Il termine "rilevamento" si riferisce qui ad un metodo di demodulazione. Nel caso più semplice, il PLL è sincronizzato con il segnale in ingresso. La tensione che viene applicata al VCO e ne controlla la frequenza è proporzionale alla frequenza di ingresso ed è quindi il segnale demodulato desiderato (Fig. 11). In un tale sistema, la larghezza di banda del filtro deve essere scelta sufficientemente ampia da accogliere il segnale modulato. In altre parole, il tempo di risposta del PLL deve essere breve rispetto all'intervallo di deviazioni del segnale ricostruito. Il PLL non deve ricevere un segnale trasmesso su un canale di comunicazione; qui è possibile utilizzare la “frequenza intermedia”, che si ottiene nel mixer del ricevitore durante la conversione di frequenza. Questo metodo di rilevamento FM richiede un VCO con elevata linearità per evitare distorsioni alle frequenze audio.
Il secondo metodo di rilevamento FM utilizza solo un rilevatore di fase e non un PLL. Il principio è illustrato nella Fig. 12. Il segnale di ingresso originale e lo stesso segnale, sfasato, vengono inviati a un rilevatore di fase, all'uscita del quale appare una certa tensione.
Il circuito di sfasamento cambia lo sfasamento in modo lineare con la frequenza (solitamente fatto utilizzando circuiti LC risonanti). Pertanto, il segnale di uscita del demodulatore dipende linearmente dalla frequenza di uscita. Questa tecnica è chiamata "rilevamento FM a doppia quadratura bilanciata". Viene utilizzato in molti circuiti integrati per implementare il percorso dell'amplificatore/rivelatore a frequenza intermedia (ad esempio, il tipo CA3089). Rilevamento del segnale AM Considerare i metodi che garantiscono la proporzionalità tra il segnale di uscita e il valore istantaneo del segnale di ampiezza-alta frequenza. Di solito, per questo viene utilizzato il raddrizzamento (Fig. 13).
La figura 14 illustra il metodo originale utilizzando il PLL "("metodo di rilevamento dell'omodina"). Il sistema PLL genera impulsi rettangolari della stessa frequenza della frequenza della portante modulata. Dopo aver moltiplicato il segnale di ingresso per il segnale di uscita del PLL, un si ottiene un tipo di rettifica a onda intera, dopodiché resta solo da rimuovere il resto della frequenza portante con un filtro passa-basso per ottenere un inviluppo modulato. Se viene utilizzato un rilevatore di fase XOR, il segnale di uscita è di 90 ° fuori di fase rispetto al segnale di riferimento. Pertanto, tra il PLL e il moltiplicatore, è necessario inserire un circuito di sfasamento con uno sfasamento di 90°.
Sincronizzazione dell'orologio e recupero del segnale. Nei sistemi di trasmissione del segnale digitale, le informazioni vengono trasmesse in forma seriale su un canale di comunicazione. Queste informazioni possono essere di natura digitale o essere l'equivalente digitale di informazioni analogiche, come nel caso della modulazione del codice di impulso (PCM). Una situazione simile si verifica quando si decodificano informazioni digitali da un nastro magnetico o da un disco. In entrambi i casi, interferenze o modifiche si verificano frequenza degli impulsi (ad es. a causa del tiro del nastro) ed è necessario per ottenere un segnale di clock non distorto della stessa frequenza della frequenza delle informazioni in ingresso. I PLL sono consigliati in questa applicazione, poiché un filtro passa basso, ad esempio , aiuterebbe solo ad eliminare il rumore e il pickup, ma non sarebbe in grado di tenere traccia delle lente variazioni della velocità del nastro. Letteratura:
Autori: Paul Horowitz, Università di Harvard, Winfield Hill. Pubblicazione: N. Bolshakov, rf.atnn.ru
Macchina per diradare i fiori nei giardini
02.05.2024 Microscopio infrarosso avanzato
02.05.2024 Trappola d'aria per insetti
01.05.2024
▪ Batterie al nichel-cadmio resistenti al freddo ▪ Sistemi di archiviazione su nastro Fujitsu Eternus LT
▪ sezione del sito Modellazione. Selezione dell'articolo ▪ articolo Punto caldo, Punti caldi. Espressione popolare ▪ articolo Loch argenteo. Leggende, coltivazione, metodi di applicazione
Commenti sull'articolo: Karen classe [su]. ![[!]](https://diagram.com.ua/comments/smilies/excl.gif){kind=small}
Homepage | Biblioteca | Articoli | Mappa del sito | Recensioni del sito
www.diagram.com.ua |
Vedi altri articoli sezione 
Ultime notizie di scienza e tecnologia, nuova elettronica:
Tutte le lingue di questa pagina