ENCICLOPEDIA DELLA RADIOELETTRONICA ED ELETTRICA Moderni FPGA di XILINX: serie VIRTEX. Dati di riferimento Enciclopedia della radioelettronica e dell'elettrotecnica / Applicazione dei microcircuiti Nel 2014 l'azienda americana Xilinx festeggia il suo 30° anniversario. Già in una fase iniziale della sua esistenza, nel 1984, l'azienda ha proposto un nuovo tipo di circuiti logici: cristalli di matrice di base riprogrammabili dall'utente (Field Programmable Gate Array, o FPGA). I circuiti integrati hanno offerto al progettista elettronico i vantaggi dei cristalli di matrice di base standard consentendo al contempo la progettazione, la configurazione, il debug, la correzione di bug e la riconfigurazione del circuito integrato sul posto di lavoro. Di conseguenza, la flessibilità del dispositivo è migliorata e il time to market dei prodotti finiti è stato notevolmente ridotto. Quali sono i risultati raggiunti da Xilinx fino ad oggi? Introduzione Oggi, Xilinx rilascia diverse serie di FPGA. Si dividono in FPGA - cristalli di matrice di base riprogrammabili dall'utente - e CPLD (Complex Programmable Logic Devices) - dispositivi logici complessi programmabili. In ogni serie - da una a più famiglie, contenenti, a loro volta, microcircuiti che differiscono per capacità, velocità e tipo di pacchetto (vedi figura). Le caratteristiche principali degli FPGA Xilinx (dall'inizio del 2004): • una notevole quantità di risorse: oltre 10 milioni di gate di sistema per chip;
Xilinx produce FPGA basati su tre tipi di memoria: • SRAM (tipo FPGA). In questo caso, la configurazione del circuito viene memorizzata nella RAM interna, "ombra", e l'inizializzazione viene eseguita da un array di memoria esterno. La sequenza di configurazione (bitstream) può essere caricata nell'FPGA direttamente nel sistema e ricaricata un numero illimitato di volte. L'inizializzazione dell'FPGA viene eseguita automaticamente dalla ROM di avvio esterna quando la tensione di alimentazione viene applicata o forzata da un segnale speciale. Il processo di inizializzazione richiede 20-200 ms, durante i quali i pin FPGA si trovano in uno stato ad alta resistenza (tirati su un'unità logica). Gli FPGA di questo tipo includono microcircuiti della serie Virtex, Spartan;
Durante la fase di debug, la configurazione può essere scaricata da un computer utilizzando tre tipi di cavi: MultiPRO Desktop Tool, Parallel Cable IV e MultiLinx Cable. Tutti i cavi supportano la programmazione del chip CPLD senza porta JTAG. Quando si sceglie un cavo, è necessario tener conto delle loro proprietà, riportate di seguito: Strumento desktop MultiPRO si collega a una porta parallela del PC, supporta la programmazione/configurazione interna al sistema di tutti gli FPGA Xilinx, nonché la programmazione offline degli FPGA della famiglia CoolRunner-ll e delle PROM della serie XC18V00 e PlatformFlash. Allo stesso tempo, la presenza in un set sia del programmatore stesso che del cavo di download ha consentito di ridurre il costo di un set di strumenti per il debug e la programmazione; Cavo parallelo IV si collega alla porta parallela del PC, supporta l'avvio FPGA e la programmazione CPLD e la rilettura della configurazione tramite la porta JTAG. La tensione di alimentazione è fornita da una sorgente esterna a 5 V. Nella consegna del cavo è compreso un adattatore predisposto per fornire tensione al cavo dalla porta PS/2 del computer; Cavo MultiLinx si collega alla porta RS-232 di un PC o workstation, nonché alla porta USB di un PC. La tensione di alimentazione (5; 3,3; 2,5 V) è fornita dalla scheda.
Xilinx offre un set completo di software che consente di implementare un progetto basato sugli FPGA rilasciati. Il software include input schematico e di testo, sintesi VHDL/Verilog, simulazione funzionale, tracciante di cristalli, simulazione post-traccia e altro ancora. Inoltre, Xilinx sviluppa moduli specializzati, i cosiddetti core logici, che possono essere utilizzati come elementi di libreria durante la progettazione di dispositivi basati su FPGA. Breve classificazione dei moderni microcircuiti XILINX Ad oggi, i seguenti FPGA Xilinx sono i più promettenti: • FPGA serie Virtex;
L'uso di altre serie Xilinx FPGA attualmente in produzione nei nuovi sviluppi non è raccomandato. Pertanto, non li considereremo. Serie VIRTEX La serie FPGA comprende quattro famiglie: Virtex, Virtex-E, Virtex-ll e Virtex-ll Pro. Rilasciata alla fine del 1998, la serie Virtex ha ampliato i tradizionali FPGA di tipo FPGA con un potente set di funzionalità per risolvere le sfide di progettazione di sistemi ad alte prestazioni. I chip FPGA della serie sono caratterizzati da un'architettura flessibile, costituita da una matrice di blocchi logici configurabili (Configurable Logic Blocks - CLB), circondati da blocchi I/O programmabili (Input-Output Blocks - SE). Logica overdrive dedicata per aritmetica ad alta velocità, supporto moltiplicatore dedicato, catene a cascata per funzioni ad alto input, registri/latch multipli abilitati al clock con reset e set sincrono/asincrono, bus a tre stati interni bilanciano velocità e densità di impacchettamento logico. Il sistema gerarchico degli elementi di memoria dei microcircuiti della serie comprende: memoria distribuita basata su look-up table a quattro ingressi (4-LUT - Look-Up Table), configurata sia come RAM a 16 bit che come shift a 16 bit Registrati; memoria a blocchi incorporata (ogni blocco è configurato come RAM sincrona a doppia porta) e si interfaccia a moduli di memoria esterni. Gli FPGA della serie supportano la maggior parte degli standard I/O (tecnologia SelectIO™) e gli FPGA delle famiglie successive supportano gli standard di trasmissione del segnale differenziale - LVDS (Low-Voltage Differential Signaling), BLVDS (Bus LVDS), LVPECL (Low-Voltage Positive Emitter- Logica accoppiata). Sono forniti circuiti di controllo della temporizzazione integrati ad alta velocità. La progettazione viene eseguita utilizzando il pacchetto software ISE (Integrated Software Environment) in esecuzione su PC o workstation: ISE BaseX, ISE Foundation, ISE Alliance. I chip della serie Virtex sono prodotti con norme topologiche di 0,22-0,15 micron e metallizzazione multistrato. Tutti i microcircuiti della serie sono testati in fabbrica al 100%. Diamo un'occhiata più da vicino alle principali famiglie di microcircuiti incluse nella serie Virtex. Famiglia Virtex - la quarta generazione di chip FPGA dopo il rilascio nel 1984 del primo FPGA di questo tipo. Per la prima volta, i microcircuiti FPGA della famiglia hanno consentito di implementare non solo funzioni logiche ordinarie, ma anche operazioni che vengono ancora eseguite da prodotti specializzati separati. Con l'avvento della famiglia Virtex, gli FPGA sono passati dalla categoria dei circuiti logici di interconnessione alla categoria dei dispositivi programmabili che fungono da centro dei sistemi digitali. Le caratteristiche principali della famiglia di FPGA Virtex: alte prestazioni (fino a 200 MHz), grande capacità logica (50mila-1 milione di gate di sistema), tensione di alimentazione del core 2,5 V, compatibilità con bus PCI a 66 MHz, supporto per "hot swap " per Compact PCI (Tabella 1). I chip della famiglia supportano 16 standard I/O ad alte prestazioni, inclusi LVTTL, LVCMOS2, PCI33, PCI66, GTL/GTL+, SSTL, HSTL, AGP e CTT, oltre alla connessione diretta ai dispositivi KZBTRAM. I circuiti di controllo dell'orologio integrati includono quattro moduli DLL-Delay-Locked Loop integrati e quattro reti di distribuzione dell'orologio ad area ampia con transizioni low edge più 24 reti di clock locali. Ogni blocco di memoria integrata è configurato come RAM sincrona a doppia porta da 4 Kb (capacità totale massima 128 Kb). Tabella 1. Parametri dei microcircuiti della famiglia Virtex
I microcircuiti della famiglia sono realizzati secondo la tecnologia CMOS da 0,22 micron con metallizzazione a cinque strati. Famiglia Virtex-E, rilasciato già nel settembre 1999, è paragonabile per caratteristiche e proprietà agli ASIC specializzati. I chip FPGA della famiglia sono progettati per i sistemi di scambio dati e l'elaborazione di segnali digitali. Rispetto ai microcircuiti della prima famiglia, sono caratterizzati da prestazioni più elevate (frequenza di sistema fino a 320 MHz) e maggiore capacità logica (oltre 2 milioni di porte di sistema, Tabella 2). Come la famiglia precedente, la tecnologia SelectIO™ fornisce supporto per più standard I/O, inclusi, per la prima volta, standard di trasmissione differenziale - LVDS, BLVDS, LVPECL. I chip della famiglia supportano PCI a 32/64 bit, 33/66 MHz. La tensione di alimentazione del nucleo è 1,8 V. Il sistema di memoria gerarchico a tre livelli ha la stessa struttura della famiglia precedente. Ma la capacità massima della memoria a blocchi è stata aumentata di 8,75 volte, fino a 1120 kbit. Ci sono anche interfacce veloci per RAM esterne ad alte prestazioni come ZBTSRAM a 200 MHz e SDRAM DDR a 200 Mbps.
Pertanto, nei microcircuiti di questa famiglia, rispetto a Virtex, aumentano: • capacità logica equivalente (tre volte);
Tabella 2. Parametri del chip della famiglia Virtex-E
Molti sistemi di rete e imaging ad alte prestazioni richiedono grandi quantità di RAM. In risposta, Xilinx ha rilasciato una versione di memoria più grande della famiglia Virtex-E all'inizio del 2000, la Virtex-EM (XCV504E e XCV812E). Tabella 3. Parametri dei chip con maggiore capacità di memoria a blocchi della famiglia Virtex-EM
Questi microcircuiti sono una piattaforma efficiente e affidabile per la costruzione di sistemi di commutazione con una velocità di trasmissione di 160 Gbit / s (Tabella 3). L'elevato throughput è stato ottenuto aumentando la dimensione della memoria a blocchi a due porte a 1 Mbit e utilizzando due strati (distribuzione del segnale superiore e di clock) nella metallizzazione a sei strati, realizzata utilizzando la tecnologia del rame. Famiglia Virtex II implementa una nuova ideologia per la formazione di piattaforme FPGA, che consente agli FPGA di diventare il componente principale di un dispositivo digitale. Su un chip della famiglia Virtex-ll, puoi creare un sistema digitale complesso con una capacità logica fino a 8 milioni di varchi di sistema. Allo stesso tempo, rispetto a un circuito integrato personalizzato con la stessa funzionalità, il tempo di sviluppo è notevolmente ridotto. La famiglia Virtex-ll comprende 11 microcircuiti che differiscono per capacità logica (Tabella 4). Tabella 4. Principali parametri dell'FPGA della famiglia Virtex-ll
La famiglia è adatta alla progettazione di un'ampia classe di sistemi ad alte prestazioni con un basso e alto grado di integrazione, come dispositivi di comunicazione dati e dispositivi di elaborazione del segnale digitale. I chip della famiglia Virtex-ll implementano soluzioni complete nel campo delle telecomunicazioni, dei sistemi di rete, delle comunicazioni wireless, dell'elaborazione del segnale digitale utilizzando interfacce con PCI, LVDS e DDR. Un esempio di tali soluzioni è l'implementazione dei processori PowerPC 405 e MicroBlaze. La tecnologia CMOS utilizzata per la produzione di microcircuiti con norme topologiche di 0,12-0,15 micron e otto strati di metallizzazione consente di realizzare progetti ad alta velocità e basso consumo energetico. La capacità logica dei microcircuiti della famiglia Virtex-ll è di 40 mila-8 milioni di porte di sistema su un chip, la frequenza di clock interna supera i 400 MHz, la velocità di scambio dei dati è superiore a 840 Mbps per un pin di input-output. La quantità di memoria distribuita raggiunge 1,5 Mbit, la memoria interna, implementata su blocchi di RAM dual-port con una capacità di 18 kbit ciascuno, è di 3 Mbit. Sono fornite interfacce per moduli di memoria esterni come DDR-SDRAM, QDR™-SRAM e Sigma RAM. I microcircuiti della famiglia contengono blocchi moltiplicatori 18x18 bit, fino a 93184 registri/latch con abilitazione orologio e reset e set sincrono/asincrono e 93184 generatori di funzioni (4-LUT). Il controllo della temporizzazione è fornito da un massimo di 12 moduli di controllo della temporizzazione (DCM) e 16 multiplexer di clock globali. Fornisce la regolazione fine dei fronti di clock, della moltiplicazione della frequenza, della divisione della frequenza, dello sfasamento ad alta risoluzione e della protezione EMI. La tecnologia Active Interconnect utilizzata consente di ottenere una struttura di routing segmentata di quarta generazione con ritardi prevedibili che non dipendono dal fattore di fanout di uscita. Fino a 1108 blocchi I/O programmabili dall'utente, 19 standard I/O unipolari e sei standard I/O differenziali supportano la maggior parte degli standard di segnale digitale. I registri di ingresso e uscita a doppia velocità dati incorporati forniscono la segnalazione LVDS a 840 Mbps. Capacità di corrente programmabile - 2-24 mA per uscita. L'impedenza di ciascun blocco I/O è programmabile. I chip Virtex-ll sono compatibili con i bus PCI-133/66/33 MHz. Sono disponibili cinque modalità di caricamento della configurazione. La crittografia della sequenza di configurazione viene eseguita secondo lo standard TRIPLE DES, supporto di configurazione - secondo lo standard IEEE 1532. È possibile una riconfigurazione parziale. La tensione di alimentazione del nucleo di cristallo è 1,5 V, i blocchi I / O - 1,5-3,3 V, a seconda dello standard del segnale programmato. I chip sono prodotti utilizzando la tecnologia CMOS con standard di progettazione di 0,15 µm (la lunghezza del canale dei transistor ad alta velocità è 0,12 µm) e otto strati di metallizzazione. Famiglia Virtex-ll Pro è progettato per creare sistemi basati su core IP intelligenti e moduli parametrizzabili personalizzati. I microcircuiti della famiglia sono ottimizzati per l'implementazione di soluzioni complete nel campo delle telecomunicazioni, delle comunicazioni wireless, del networking, dell'elaborazione del segnale video e digitale. Per la prima volta, l'architettura del chip include ricetrasmettitori multi-bit RocketIO e core del processore PowerPC. Sono realizzati utilizzando la tecnologia CMOS con una norma topologica di 0,13 micron e una metallizzazione del rame a nove strati, che ha permesso di ridurre le dimensioni del cristallo e il consumo energetico rispetto ai chip della serie precedente. Tabella 5. Principali parametri dell'FPGA della famiglia Virtex-ll Pro
L'architettura delle matrici Virtex-ll e Virtex-ll Pro è la stessa. Anche la maggior parte delle caratteristiche tecniche coincidono (Tabella 5). Le differenze tra i chip delle due famiglie sono le seguenti: • valore limite inferiore della tensione di alimentazione periferica: 2,5 V vs. 3,3 V per la serie Virtex-ll;
La serie Virtex-ll Pro è la prima famiglia di FPGA FPGA con ricetrasmettitori RocketIO integrati e core di processore PPC405. RocketIO è un ricetrasmettitore seriale full duplex (SERDES) che supporta connessioni da 2 a 24 canali con larghezze di banda da 622 Mbps a 3,125 Gbps. Velocità di trasferimento dati bidirezionale -120 GB / s. In ogni canale è possibile un circuito di feedback interno. Il ricetrasmettitore ha caratteristiche come generazione e ripristino dell'orologio (CDR) integrati, equalizzazione della frequenza mediante inserimento/cancellazione di caratteri, delimitazione della virgola programmabile, interfaccia interna a 8, 16 o 32 bit, codificatore a 8/10 bit, e decodificatore. RocketIO è compatibile con i protocolli di trasmissione Fibre Channel, Gigabit Ethernet, 10 Gb Attachment Unit Interface (XAUI) e ricetrasmettitori a banda larga. Le terminazioni interne del ricevitore/trasmettitore configurabili dall'utente sono 50/75 ohm. Sono forniti cinque livelli di tensione differenziale di uscita, quattro livelli di preenfasi sono selezionabili. Tensione di alimentazione del ricetrasmettitore 2,5 V. L'unità del processore PowerPC è un core embedded con una frequenza di clock fino a 400 MHz con un'architettura Harvard, un percorso di trasmissione dati pipeline a cinque stadi e moltiplicazione/divisione hardware. Il blocco contiene anche trentadue registri generici a 32 bit, istruzioni bidirezionali associative e cache di dati con una capacità di 16 Kb ciascuno, un blocco di gestione della memoria, Translation Look Aside Buffer (TLB) a 64 ingressi, uno speciale integrato interfaccia di memoria. Le dimensioni delle pagine possono variare da 1K a 16 Mbps. C'è un timer integrato. L'unità processore supporta l'architettura del bus IBM CoreConnect, le operazioni di debug e traccia. Il suo consumo energetico è basso: 0,9 mW/MHz. L'FPGA della serie Virtex basato su una tecnologia industriale avanzata, caratterizzato da prestazioni elevate ed efficienza dei costi, è uno dei principali tipi di circuiti logici programmabili utilizzati dagli sviluppatori di tutto il mondo. E dal loro rilascio nel marzo 2002, Xilinx ha distribuito oltre 100 core PowerPC basati su chip FPGA Virtex-ll Pro. Autore: M. Kuzelin; Pubblicazione: cxem.net Vedi altri articoli sezione Applicazione dei microcircuiti. Leggere e scrivere utile commenti su questo articolo. Ultime notizie di scienza e tecnologia, nuova elettronica: Pelle artificiale per l'emulazione del tocco
15.04.2024 Lettiera per gatti Petgugu Global
15.04.2024 L'attrattiva degli uomini premurosi
14.04.2024
Altre notizie interessanti: ▪ Nano-sonde magnetiche per la ricerca cellulare ▪ Orologio intelligente Qualcomm Toq ▪ Il riscaldamento globale provocherà un numero record di migranti News feed di scienza e tecnologia, nuova elettronica
Materiali interessanti della Biblioteca Tecnica Libera: ▪ sezione del sito Radioelettronica ed elettrotecnica. Selezione dell'articolo ▪ articolo di cellophane. Storia dell'invenzione e della produzione ▪ articolo Quando finì l'era glaciale? Risposta dettagliata ▪ articolo L'arsenale si ferma. Consigli di viaggio
Lascia il tuo commento su questo articolo: Tutte le lingue di questa pagina Homepage | Biblioteca | Articoli | Mappa del sito | Recensioni del sito www.diagram.com.ua |