|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPEDIA DELLA RADIOELETTRONICA ED ELETTRICA Processori video della serie TDA88xx. Dati di riferimento
Enciclopedia della radioelettronica e dell'elettrotecnica / materiali di riferimento I primi processori video della serie TDA8362 per televisori a chip singolo, rilasciati da Philips nel 1991, utilizzavano controlli operativi analogici. Erano necessari chip aggiuntivi per decodificare il segnale SECAM e ritardare i segnali di differenza cromatica. Inoltre era necessario un circuito risonante esterno per demodulare il segnale radio e generare il segnale del sistema APCG. Eppure, nonostante tali imperfezioni dei microcircuiti della serie TDA8362, sono stati ampiamente utilizzati, poiché hanno consentito di ridurre significativamente il numero totale di allegati. Il miglioramento del processore video a chip singolo mirava a migliorarne i parametri e a ridurre ulteriormente il numero di elementi esterni. Già nella serie successiva (TDA837x), nei processori video è stato introdotto un demodulatore di segnale radio sotto forma di sistema PLL con un circuito esterno incluso nel VCO e configurato per raddoppiare l'IF dell'immagine. Invece delle regolazioni analogiche, utilizzano il controllo tramite un bus digitale 12C. Nel 1997, gli specialisti dell'azienda hanno sviluppato una serie di processori video TDA88xx. Nell'UPCH è escluso il contorno esterno. Il VCO è sintonizzato sulla frequenza richiesta tramite un bus digitale. È possibile demodulare i segnali radio sia con modulazione negativa che positiva. I chip includono un demodulatore del segnale SECAM. linea di ritardo del segnale colorato, linea di ritardo regolabile e filtro notch sintonizzabile nel canale di luminosità, dispositivo di affilatura del bordo del segnale di luminosità, dispositivo di bilanciamento automatico della corrente oscura, dispositivo di regolazione automatica del bilanciamento del bianco. È inoltre possibile ricevere un raster blu in assenza di segnale, disattivare automaticamente la scansione della linea in caso di malfunzionamenti e la possibilità di regolare la geometria del raster tramite un bus digitale. Nel canale audio è stata introdotta la stabilizzazione automatica del volume, che garantisce lo stesso livello quando si ricevono stazioni con velocità di modulazione diverse. È possibile modificare le dimensioni del raster verticalmente e orizzontalmente tramite il bus digitale, che consente di osservare immagini degli standard 4:3 e 16:9 su cinescopi di diversi formati. Per i televisori NTSC, il colore della pelle umana viene regolato automaticamente. La nuova serie di processori video a chip singolo prevede la possibilità di produrre un'ampia gamma di televisori basati su un telaio standard, a partire da un dispositivo relativamente semplice su un cinescopio con un angolo di deflessione del raggio di 90, suono monofonico e due sistemi di colore di il segnale ricevuto, per finire con i costosi ricevitori televisivi su cinescopi con deviazione di 110° e formato 16: 9. ricezione di programmi secondo diversi standard di radiofrequenza e colore televisivi. Nei televisori destinati all'uso in Russia, dell'intera serie di processori video TDA88xx, è adatto all'uso il chip TDA8842 (un semplice televisore SECAM-PAL con cinescopio a 90°). TDA8844 (annapai multi-standard con cinescopio da 110" e possibilità di introdurre circuiti che migliorano la qualità dell'immagine a colori: filtro a pettine, ottimizzatore di gradazione del canale di luminanza, ecc.) e TDA8854 con due ingressi aggiuntivi di segnali RG B esterni, come nonché un'ulteriore uscita del segnale video composito, destinata, ad esempio, a un blocco immagine nell'immagine (PIP). I chip TDA8842 e TDA8844 sono prodotti in un pacchetto SDIP con 56 pin, mentre il chip TDA8854 è prodotto in un pacchetto QFP-64 (ha 64 pin), progettato per il montaggio superficiale. Uno schema a blocchi semplificato del processore video TDA8844 con i relativi circuiti esterni è mostrato in Fig. 1.
Il segnale radio IF arriva dal selettore di canale attraverso un filtro SAW e l'ingresso simmetrico del microcircuito (pin 48, 49) al canale radio. Uno schema a blocchi dettagliato del canale radio è mostrato in Fig. 2. Il segnale di ingresso viene amplificato da un amplificatore regolabile a tre stadi. Il margine di guadagno è di 64 dB. La sensibilità tipica del canale radio è di 70 μV. Sul bus digitale (bit IFS) può essere ridotto di 20 dB.
Dopo l'amplificazione, il segnale viene demodulato da un rilevatore sincrono, in cui un segnale di riferimento a frequenza raddoppiata viene generato in un PLL senza l'uso di un loop esterno. La frequenza iniziale del VCO è controllata all'interno del chip tramite un bus digitale (bit IFA, IFB, IFC). In questo caso per la calibrazione viene utilizzato uno dei risonatori al quarzo del decoder colore. La larghezza di banda di acquisizione PLL è ±1 MHz. La costante di tempo del filtro passa banda PLL viene modificata dal bit FFI. Durante la demodulazione, il segnale viene moltiplicato per un segnale di riferimento. UPCHI è coperto da un loop di sistema AGC di tipo chiave. Un'unità speciale con un ritardo regolabile genera la tensione AGC per il selettore di canale. Il valore del ritardo è determinato dai bit TOP0 - TOP5, che corrisponde a un segnale di ingresso di 0,4...80 mV. La tensione AGC viene prelevata dal transistor a collettore aperto e trasmessa tramite il pin 54. Il microcircuito consente di elaborare segnali radio con modulazione sia negativa che positiva (la commutazione avviene tramite bus digitale con il bit MOD fornito al demodulatore e rilevatore AGC). Con la modulazione positiva, gli impulsi chiave del sistema AGC sono impulsi generati nel processore in intervalli di cancellazione del campo, la cui ampiezza corrisponde a un livello di bianco del 100%. Questi impulsi vengono utilizzati anche nel dispositivo di bilanciamento automatico del bianco. I segnali APCG e di identificazione della stazione (SOS) vengono convertiti in parole digitali (AFA, AFB - per APCG e IFI - per SOS) e trasmessi al processore di controllo tramite un bus digitale. Il segnale video a colori demodulato (PCTV) attraverso lo stadio del buffer di divisione viene emesso attraverso il pin 6 del microcircuito. Un filtro passa banda PF esterno (vedi Fig. 1) seleziona un segnale di frequenza differenziale, che viene inviato attraverso il pin 1 al canale audio. PCTV, in cui il segnale audio viene soppresso da un filtro notch esterno REZH, passa attraverso il pin 13 del microcircuito fino all'interruttore del segnale video interno. Una struttura più dettagliata di un interruttore con tre uscite è mostrata in Fig. 3.
Oltre al segnale dell'uscita del canale radio, lo switch può ricevere ulteriori segnali video esterni (PDTV o segnali Y e C per la modalità S-VHS). La modalità operativa dell'interruttore viene selezionata tramite il bus digitale utilizzando i bit INA. INB, INC. Quando si elaborano segnali da un canale radio e sorgenti esterne, il bit INA è uguale a 0. In questo caso, la distribuzione dei segnali sulle uscite corrisponde alla tabella. 1.
Quando è abilitata la combinazione INB=1, INC=0, è abilitata la modalità S-VHS. Il segnale Y dall'ingresso 11 passa nel canale di luminosità e il componente di colore C dall'ingresso 10 passa nel canale di colore ai filtri colore. Sul pin 38, il PTTV è formato sommando i componenti S-VHS. Nel canale Y di PCTV. Dopo aver attraversato la linea di ritardo regolabile dell'LZY e il reiettore del segnale colore, entra nell'affilatore bordi e nel soppressore di rumore. Il ritardo viene regolato in passi di 40 e non dai bit YDO-YD3. Per isolare i segnali di colore nel canale di colore, vengono utilizzati filtri passa-banda giratori collegati in parallelo: a banda larga per segnali PAL/NTSC e a banda stretta (NBF) per SECAM. Davanti ai filtri colore è presente un dispositivo AGC con limiti di regolazione da +6 a -20 dB. Se il televisore è alimentato da un videoregistratore S-VHS, il rifiuto colore viene disattivato e viene invece aggiunto un ritardo aggiuntivo costante di 160 ns. Quindi il segnale di luminosità passa attraverso l'affilatrice del bordo, che è regolabile tramite il bus digitale, e il soppressore di rumore m esce attraverso il pin 28. Dall'ingresso dell'LZ regolabile, il segnale di luminosità all'interno del microcircuito arriva all'altoparlante di sincronizzazione orizzontale. Dalla terza uscita dell'interruttore, la PCTV selezionata tramite il pin 38 del microcircuito viene fornita a un filtro a pettine separatore esterno (ad esempio, a un microcircuito SAA4961). I segnali in uscita da questo filtro, come mostrato in Fig. 1, sono collegati al pin 11 (per la componente Y) e al pin 10 (per la componente di crominanza). In questa modalità, il bit INA è uguale a 1 e la modalità di commutazione è determinata dalla tabella. 2. Inoltre, il filtro a pettine può elaborare PCTV sia interni che esterni.
I segnali di colore provenienti dalle uscite dei filtri passa-banda vengono forniti all'interno del chip ad un decodificatore di colori, il cui schema a blocchi dettagliato è mostrato in Fig. 4. Utilizza demodulatori PAL/NTSC e SECAM separati. La sottoportante colore di riferimento per i demodulatori PAL/NTSC è generata da un PLL che viene acceso per la durata dei lampeggi di colore. Contiene un VCO. la cui frequenza è impostata da uno dei due risonatori al quarzo esterni collegati ai pin 34 e 35 del microcircuito, un filtro passa-basso esterno collegato al pin 36. un rilevatore di fase PD che confronta la fase del flash con la fase della componente ortogonale del segnale di uscita VCO, nonché uno sfasatore (PV), attraverso il quale la tonalità del colore viene regolata in modalità NTSC (controllata tramite un bus digitale dai bit HUEO - HUE5). Il segnale di errore prodotto dal rilevatore di fase è proporzionale alla funzione Sin(2пΔft). dove Δf = frittura-fоcn.
Il segnale campione del VCO con fase 0° (H0) influenza il demodulatore di segnale U. Il segnale campione ortogonale con fase di 90° (H90) passa al demodulatore di segnale V attraverso un invertitore di fase controllato da impulsi di frequenza semilinea. Un segnale campione con una fase di 0° (F^) all'interno del microcircuito viene utilizzato per calibrare i filtri giratori e il generatore di impulsi orizzontale, ed esce anche attraverso il pin 33 per controllare il filtro a pettine. Il demodulatore SECAM è progettato come sistema PLL. Il VCO in esso contenuto è calibrato dalla frequenza (4,43 MHz) di un risonatore al quarzo collegato al pin 35. La tensione di riferimento è immagazzinata da un condensatore collegato al pin 16. Il segnale demodulato passa attraverso un giratore CNC e un interruttore controllato da semi- impulsi di frequenza di linea, che distribuiscono i componenti RY e BY in due canali per linea. I segnali RY e BY provenienti dalle uscite parallele dei demodulatori vengono inviati a due linee di ritardo del giratore line-time, che sopprimono la distorsione di fase differenziale in modalità PAL e riempiono le informazioni mancanti in modalità SECAM. I segnali dalle uscite delle linee di ritardo escono attraverso i pin 29 e 30. Inoltre il blocco di decodifica contiene un riconoscitore automatico dello standard di colore ricevuto, che viene controllato tramite un bus digitale, commuta i circuiti interni dei demodulatori (segnale PS) e produce impulsi con frequenza di semilinea H/2. Pezzi HA, XB. arrivando al riconoscitore indicano quali risuonatori al quarzo sono collegati ai pin 34 e 35. I segnali Y, U/(BY) e V/(RY) emessi dal microcircuito attraverso i pin 28 - 30 possono essere sottoposti a un'ulteriore elaborazione (riducendo la durata delle transizioni di colore con il microcircuito TDA4565, ottimizzando le caratteristiche Y con il microcircuito TDA9170 , o migliorando la risposta transitoria del canale Y con il microcircuito TDA9178) o arrivare al microcircuito senza elaborazione attraverso i pin 27, 31, 32. Il microcircuito TDA8842 non offre la possibilità di ulteriore elaborazione esterna dei segnali Y, U, V . Introdotto nuovamente nel microcircuito attraverso i pin 31. 32 segnali U/(BY). V/(RY) vengono sottoposti (Fig. 5) alla fissazione del livello del nero, alla correzione dinamica del colore della pelle e alla regolazione della saturazione. In una matrice separata, da essi si forma il segnale GY e Dee vengono inviati alla matrice R, G, B, alla quale arriva anche il segnale di luminosità, introdotto nel microcircuito attraverso il pin 27 e fatto passare attraverso un correttore di risposta in ampiezza in la regione di bassa luminosità. Il correttore del colore della pelle viene attivato dal bit DS. Il bit DSA viene utilizzato per il controllo. Quando è 0, il vettore corrispondente al colore della pelle nel diagramma dei colori ha un angolo di 117°. Con DSA. pari a 1. l'angolo aumenta a 123°. che dà il tono più freddo all'immagine preferita dagli utenti americani.
Il microcircuito utilizza una matrice M commutata tramite un bus digitale, che ha due modalità operative: matrice PAL standard (EBU) e matrice corrispondente alle caratteristiche dei tubi catodici giapponesi. Il controllo è fornito dal bit MAT. Dopo la matrice è incluso un interruttore elettronico veloce che consente di inserire segnali di testo esterni (R, G, B)1 (ad esempio segnali televideo) invece di quelli interni. L'interruttore è controllato tramite il pin 26 e il bus IX. Se la tensione CC sul pin è inferiore a 3 V. e il bit IE1 è 0, vengono utilizzati i segnali interni R. G, V. Se il bit IE1 è 1. i segnali esterni R, G. V vengono passati al Infine, quando IE1 è 1 e la tensione sul pin 26 è maggiore di 4 V. Il cinescopio riceve segnali di indicazione dal processore di controllo. Questi segnali arrivano ai pin 19-21. Dopo lo switch, i segnali RG B passano (Fig. 6) controlli di contrasto e luminosità controllati tramite un bus digitale, oltre ad una cascata di correzione del colore blu. Quest'ultimo è abilitato dal bit BLS. Riduce le ampiezze delle componenti R e G del 14% quando il segnale picco-picco supera l'80%. Ciò aumenta la luminosità delle aree bianche dell'immagine. Il bit EBS aumenta ulteriormente la correzione del blu (il segnale R viene ridotto del 20% e il segnale G dell'8%).
Il chip TDA8854 offre la capacità di elaborare il secondo gruppo di segnali esterni (R, G, B) 2 e controllare il bit IE2. Questi segnali passano prima attraverso una matrice che li converte in segnali Y, U, V. Questi ultimi arrivano a un interruttore elettronico, le cui uscite sono collegate ai pin 28 - 30 del microcircuito, e segnali interni Y, U, V da le uscite del canale di luminosità e delle linee sono collegate ai secondi ritardi di ingresso per linea. Il segnale di controllo fornito al pin 44 seleziona un gruppo di segnali per l'ulteriore elaborazione. Il chip TDA8844 non dispone di tale interruttore e matrice e i segnali interni arrivano sempre ai pin 28-30. In questo caso viene utilizzato solo il primo gruppo di segnali esterni (R, G, B), che passano ai secondi ingressi dell'interruttore veloce collegato all'uscita della matrice R, G, B. La regolazione automatica del bilanciamento del bianco è assicurata modificando il guadagno del canale in due punti: nella regione della corrente scura (la corrente attraverso il pin di feedback 18 è di circa 8 μA) e in quella bianca (la corrente attraverso il pin 18 aumenta a 20 μA). La regolazione avviene alternativamente nei campi adiacenti. In ciascuna modalità vengono utilizzati tre impulsi di misurazione, che vengono generati in un dispositivo speciale e introdotti nei segnali R, G, B. Bit WPR. WPG e WPB (sei valori ciascuno) regolano la gamma dei segnali in bianco. La corrente di dispersione viene misurata in ciascun campo. Dopo aver acceso la TV, il dispositivo di autobilanciamento viene bloccato mentre il cinescopio si riscalda (bit BCF). Il pin 22 del microcircuito riceve segnali per limitare le correnti del raggio e proteggere il cinescopio (in caso di malfunzionamenti delle unità di scansione del telaio). La limitazione avviene sulla corrente media e di picco regolando il contrasto e la luminosità. La protezione del frame blocca i segnali di uscita R. G, B se la modalità frame del microcircuito viene violata. A tale scopo, i microcircuiti della serie TDA835x, solitamente utilizzati nel blocco, generano impulsi speciali sul pin 8, che vengono inviati al pin 22 dei processori video TDA884X Dopo aver fissato i livelli del nero e i driver, i segnali R. G, B lasciano il microcircuito attraverso i pin 19-21 e, attraverso amplificatori video esterni, arrivano ai catodi del cinescopio. La gamma del segnale ai catodi del cinescopio è regolata dai bit CL0 - CL2 da 57 a 107 V. La PCTV dall'ingresso del segnale di luminosità LS regolabile (vedi Fig. 3) nel blocco di commutazione e filtro passa al selettore di sincronizzazione di linea (Fig. 7). Il dispositivo che genera gli impulsi di trigger orizzontali contiene due sistemi PLL. Il primo di essi è controllato dal segnale video ricevuto, il secondo dagli impulsi inversi a scansione orizzontale. La frequenza del VCO è calibrata dal segnale Fsc della sottoportante colore del decoder. La calibrazione avviene nell'intervallo di cancellazione del campo. Il controllo della sincronizzazione del segnale video con il segnale VCO è assicurato da un rilevatore di coincidenza, che evidenzia il bit SL.La sensibilità del rilevatore può essere ridotta di 5 dB, eliminando così la ricezione di segnali deboli. La costante di tempo del primo PLL viene modificata dai bit FOA. IMBROGLIARE. Questi bit sono uguali a 0 quando il dispositivo funziona dall'aria. Quando si utilizza una TV digitale esterna (ad esempio, da un videoregistratore), FOA e FOB sono uguali a 1.
Il secondo sistema PLL stabilizza la posizione dell'immagine sullo schermo. La fase del segnale è controllata dai bit HSH (A0-A5). È presente un sistema di protezione multi-link per il transistor di uscita orizzontale, che accende il canale solo se sono soddisfatte tutte le condizioni necessarie per il suo normale funzionamento. L'attivazione degli impulsi orizzontali esce dal microcircuito attraverso il pin 40 (un transistor a collettore aperto). In stato stazionario, l'uscita è al livello 1 per il 45% del periodo di scansione. Il pin 41 riceve impulsi di feedback orizzontali. I segnali SSC a tre livelli vengono generati sullo stesso pin. Per ottenere impulsi di trigger verticali, viene utilizzato un divisore di frequenza orizzontale controllato. Un segnale a dente di sega viene generato sul pin 51 (Fig. 8) da un condensatore esterno. Il chip TDA8844 è progettato per utilizzare uno stadio di uscita di scansione verticale simmetrico (ad esempio, sul chip TDA8356), che è controllato da due segnali di polarità diverse, prelevati dai pin 46 e 47 del processore video. Questi segnali passano attraverso i nodi preliminari per la correzione della geometria raster verticale. I bit VA modificano l'oscillazione del segnale, i bit VSH spostano il raster verticalmente, i bit SC forniscono la correzione S, i bit VX forniscono la modalità ZOOM e i bit VSC modificano la linearità verticale (tutti questi bit hanno sei valori).
Inoltre, per una versione TV con un tubo catodico con un angolo di deflessione di 110°, viene generato un segnale che fornisce la correzione del reticolo orizzontale (correzione est-ovest - 0W. ha anche sei valori). Viene rimosso dal pin 45 del microcircuito e va ad uno speciale modulatore nell'unità di scansione orizzontale, dove regola l'ampiezza del segnale di scansione in base allo spostamento verticale dei raggi. Il pin 50 serve a fornire un segnale per proteggere la TV da sovratensione attraverso il secondo anodo del cinescopio (bit XPR). Inoltre, viene eliminata l'influenza delle correnti dei raggi del cinescopio sulla dimensione dell'immagine. Il segnale radio a frequenza differenziale dopo il filtro passa banda esterno entra nel canale audio del microcircuito attraverso il pin 1 (Fig. 9). In esso, il segnale viene elaborato da un filtro passa banda interno (1...10 MHz), che fornisce la riduzione del rumore, un limitatore di ampiezza e viene demodulato da un rilevatore di frequenza con un PLL. La larghezza di banda di acquisizione del sistema PLL è di 4.2...6,8 MHz, il che garantisce l'elaborazione di segnali di tutti gli standard. Dopo il filtro passa-basso, il segnale audio passa attraverso un interruttore (mute), controllato tramite un bus digitale (SM bit), e un correttore di frequenza. Il condensatore correttore esterno è collegato al pin 55, che è collegato al connettore SCART. Con una deviazione di 50 kHz. viene rilasciato un segnale sonoro con un'ampiezza di 500 mV.
Attraverso un attenuatore ATI con commutazione su bus digitale, il segnale audio interno viene inviato a un interruttore, che consente invece l'ingresso di un segnale esterno. Quindi vengono accesi il circuito di stabilizzazione automatica del volume (ARVZ) e il suo regolatore operativo, controllato tramite un bus digitale. La regolazione può essere disattivata e quindi un segnale audio con l'ampiezza costante sopra indicata arriva all'uscita (pin 15) con la stessa deviazione. Consideriamo brevemente il sistema di controllo del microcircuito TDA8844 tramite un bus digitale bidirezionale 1gC a due fili. Nella tabella La Figura 3 mostra il contenuto dei registri interni in cui vengono scritte le informazioni tramite il bus. In totale, il microcircuito contiene 27 registri, pieni di informazioni provenienti dal processore centrale, e tre registri di stato, le informazioni dai quali vengono lette nel processore di controllo. In modalità scrittura il chip ha l'indirizzo 10001010 (138 in notazione decimale). In modalità lettura, l'indirizzo viene incrementato di uno. Ogni registro ha un sottoindirizzo (in forma esadecimale).
Il registro 00 contiene i bit INA, INB, INC discussi in precedenza. controllando l'interruttore del segnale video e i bit FOA e FOB, che modificano la costante di tempo del sistema PLL nel canale di scansione orizzontale. Il bit BCO controlla il dispositivo di bilanciamento automatico del bianco. Quando è uguale a O, viene introdotto un ritardo interno nel circuito ABB. I bit XA, XB menzionati in precedenza forniscono informazioni su quali risonatori al quarzo sono collegati. Quando entrambi i bit sono al livello 0, i cristalli da 34 MHz sono collegati ai pin 35 e 3,58. Quando i bit 01 vengono combinati, un risonatore da 34 MHz è collegato al pin 3,58 e il pin 35 è libero. Con la combinazione 10, il risonatore da 4,43 MHz è collegato solo al pin 35. Infine, il set di bit 11 corrisponde a collegare il risonatore da 3,58 MHz al pin 34 e il risonatore da 4,43 MHz al pin 35. Quest'ultima modalità corrisponde a una modalità PAL/NTSC/SECAM televisione. Nel registro 01, i bit FORF e FORS controllano la frequenza di scansione verticale: quando si combinano i valori 00, la frequenza viene impostata automaticamente a 60 Hz se l'anello PLL non è chiuso; nel caso dei livelli 01 la frequenza sarà forzata a 60 Hz; con valori pari a 10 viene impostata automaticamente la frequenza corrispondente al segnale ricevuto; infine, quando i livelli sono 11 e l'anello PLL non è chiuso, la frequenza viene impostata a 50 Hz. Il bit DL controlla l'interlessing, che è attivato se DL è 0. Il bit STB assicura che il dispositivo passi dalla modalità standby alla modalità operativa quando STB è 1. Il bit POC abilita (a livello 0) o disabilita (a livello 1 ) sincronizzazione della scansione orizzontale. I bit CM0-CM2 determinano la modalità del canale colore secondo la tabella. 4.
Il registro 02 (Tabella 3) contiene il bit HBL, che controlla la cancellazione delle righe. Se è 0, la cancellazione avviene solo durante la scansione inversa. Quando la punta è 1, lo smorzamento si estende anche all'inizio e alla fine della corsa in avanti. Ciò consente di inserire un fotogramma 4:3 in uno schermo catodico 16:9. Il bit AKB attiva il dispositivo di bilanciamento automatico del bianco quando AKB è 0. Le parole digitali HUEO-HUE5 forniscono la regolazione della tonalità del colore NTSC nell'intervallo compreso tra -40...+38.75°. Nel registro 03, il bit VIM funge da indicatore del tipo di segnale video in ingresso (interno o selezionato dai bit INA, INB INC). Il bit GAI imposta il guadagno del canale di luminanza (alto quando GAI è 1). Le restanti parole digitali spezzate DO-D5 nel registro 03 e nei registri 04-14,16,17 vengono utilizzate per regolare i parametri raster, immagine e suono in conformità con le spiegazioni nella tabella. 3. Il registro 08 include anche il bit NCIN, che consente di regolare la modalità operativa del divisore di frequenza del frame.' Il bit STM modifica la sensibilità del sistema di identificazione del segnale (SIS): quando STM è 1, i segnali provenienti da stazioni deboli non vengono riconosciuti. Nel registro 09, impostando il bit VID a 1, viene eliminata l'influenza del sistema SOS sulla costante di tempo del sistema PLL nella scansione orizzontale. Quando il bit LBM è 0, la cancellazione si adatta automaticamente allo standard 50 o 60 Hz. Quando il bit LBM è impostato su 1, la cancellazione viene forzata allo standard 50 Hz. Nel registro OA, a seconda del valore del bit NCO, quando cambia l'alta tensione, viene corretta solo la dimensione del raster verticale oppure, inoltre, quando NCO è uguale a 1, cambia il valore del segnale EW. Il bit EVG viene utilizzato per proteggere il dispositivo quando la scansione verticale è disattivata. In questo caso cambia solo il bit di stato NDR oppure vengono disattivati anche i canali R, G. V. Il registro OB contiene il bit SBL, che garantisce che il servizio di soppressione sia abilitato (al livello 1). In questo caso, la metà inferiore del raster viene oscurata. Il bit PRO fornisce protezione da sovratensione. Se è uguale a 1, se è presente una sovratensione (la tensione al pin 50 supera i 3,9 V), la scansione orizzontale è bloccata. Il registro OE include il bit MAT. fornendo la commutazione della matrice R, G, B. Quando è uguale a 1, viene utilizzata la matrice PAL e quando è 0, si ottiene la matrice NTSC (nella versione giapponese). Nel registro, 10 bit RBL forniscono la cancellazione dei segnali di uscita R, G, B quando RBL è uguale a 1. Il bit COR, quando impostato a 1, attiva il soppressore di rumore nel correttore di chiarezza. Il registro 11 contiene il bit IE1. Quando è uguale a 1, è garantito il normale funzionamento degli impulsi FB (fast blank) per segnali esterni (R, G, B)1. Il bit IE2 attiva il secondo gruppo di ingressi esterni (R, G. B)2 (per il chip TDA8854). Nel registro 12, quando il valore del bit AFW cambia dal livello 0 al livello 1, la larghezza di banda di acquisizione del sistema AFC viene ampliata da CO a 275 kHz. Diminuendo il valore del bit IFS precedentemente menzionato da 1 a 0 si riduce la sensibilità dell'amplificatore di 20 dB. Il registro 13 include il bit MOD menzionato in precedenza. Aumentando il suo valore a 1 si mette il canale in modalità di modulazione positiva (per ricevere lo standard L francese). Quando il bit VSW aumenta a 1, il segnale video proveniente dal canale radio viene soppresso. In questo modo è possibile fornire un segnale video esterno all'ingresso 17. Il registro 14 contiene il bit SM, che viene utilizzato per disattivare l'audio quando il bit è 1. Cambiando il valore del bit FAV da 0 a 1 si cambia il volume da nominale a fisso con un'attenuazione di 0 dB. Il registro 15 contiene i bit IFA precedentemente menzionati. IFB, IFC consentono di selezionare il valore della frequenza intermedia. È pari a 38 MHz quando i valori dei bit sono rispettivamente 011. Il set di bit 010 aumenta la frequenza intermedia a 38,9 MHz, utilizzata nell'Europa occidentale. Nel registro 18, se il bit OSO è 1, la scansione verticale viene disattivata quando viene superata la dimensione del raster verticale. Il bit VSD, se impostato su 0, abilita la scansione verticale. Il bit CB modifica la frequenza centrale del canale di crominanza. Aumentando il bit a 1 lo si aumenta di 1,1 volte. Aumentando il bit BIS a 1 si abilita la correzione del blu per ampie oscillazioni del segnale video. Quando il bit BKS è 1, viene fornita la correzione della risposta in ampiezza nelle aree scure dell'immagine. I bit CSO e CS1 commutano l'uscita di PCTV2 nel chip TDA8854. Quando il bit BB è uguale a 1, in assenza di segnale si ottiene un raster blu. Il registro 19 contiene il bit NUOVO. Se è uguale a 1, l'aiutante viene oscurato quando riceve un segnale PAL-plus. Un po' di BPS. uguale a 1, porta al blocco delle linee di ritardo nel blocco di crominanza. Quando il bit ACL è impostato su 1, la limitazione del colore è abilitata. Quando il bit CMB è 1. è possibile collegare un filtro a pettine al chip. PCTV viene fornito all'ingresso del filtro dal pin 38 e i segnali separati di luminosità e crominanza passano agli ingressi S-VHS (pin 11 e 10) del microcircuito. Il bit AST controlla la modalità di accensione del televisore. Al livello pari a 0 la commutazione avviene automaticamente e al livello 1 è controllata dal microprocessore. I bit CLO-CL2 sono stati discussi in precedenza. Nel registro 1A è stata menzionata in precedenza la regolazione mediante i bit YDO-YD3, DS e DSA. Aumentando il bit FFI menzionato a 1 si riduce la costante di tempo PLL nel PLL. Il bit EBS fornisce un ulteriore allungamento della caratteristica di ampiezza del segnale “blu”. Il registro di stato 00 contiene il bit POY. Quando è uguale a 1. il televisore entra in modalità standby. Il bit FS1 indica la sincronicità della scansione del frame: a livello 1 - ad una frequenza di 60 Hz; al livello 0 - a una frequenza di 50 Hz. Quando il bit SL è 1, il primo loop PLL orizzontale è chiuso. BhtXPPi è uguale a 1 quando la tensione sul pin 50 del processore video supera 3,9 V, indicando la possibilità di emissione di raggi X. I bit CD0-CD2 forniscono un'indicazione dello standard di colore ricevuto. Nel registro di stato 01 al bit NDF. uguale a 1, la scansione verticale è disattivata. Quando il bit IN1 è 0, gli impulsi FB1 sul pin 26 sono attivi. po' IFI. uguale a 1. significa riconoscimento del segnale ricevuto. Pezzi dell'AFA. AFB indica la modalità operativa del sistema APCG, quindi il bit AFB. uguale a 0, corrisponde ad un aumento della frequenza, mentre il suo livello pari a 1 indica una diminuzione della frequenza. I bit SXA, SXB segnalano l'accensione dei risuonatori al quarzo secondo la tabella. 5.
Nel registro di stato 02, se il bit BCF è 1, significa che il loop ABB non è chiuso. Il bit aggiuntivo N2 è uguale a 1. Il bit IVW indica i parametri del divisore di frame. Un po' IVW. uguale a 1. significa segnale video standard 525/625 linee, il bit IVW uguale a 0 indica questo. che il segnale video standard non viene rilevato. I bit IDO-ID3 indicano il tipo di chip utilizzato secondo la tabella. 6.
Per accendere il processore video TDA8844, è necessario eseguire le seguenti operazioni:
Affinché la scansione della linea funzioni, tutti i bit del sottoindirizzo devono essere caricati. I registri non utilizzati vengono caricati con il valore 0. Uno schema circuitale semplificato del processore video TDA8844 è mostrato in Fig. 10. Il dispositivo utilizza un selettore di canale con sintesi di frequenza SK1101 dell'azienda finlandese SALORA.Il filtro tensioattivo ZQ5 fornisce l'elaborazione del segnale degli standard D/K e B/G. L'LCTV demodulato dal pin 6 del processore video DA1 va al follower dell'emettitore sul transistor VT1. I filtri audio passa banda ceramici ZQ1 e ZQ2 sono collegati secondo lo standard televisivo adottato. Il segnale di frequenza audio differenziale selezionato passa al pin 1 del processore video.
Il circuito di emettitore del transistor VT1 include anche filtri audio notch ceramici ZQ3, ZQ4. Attraverso l'emettitore sul transistor VT2, il segnale video rifiutato arriva al pin 13 del chip DA1. Il modulo è progettato per elaborare segnali provenienti dai sistemi SECAM, PAL e NTSC-4.43. Pertanto è stato utilizzato un solo risuonatore al quarzo ZQ6 a 4,43 MHz, collegato al pin 35. Il segnale audio demodulato dal pin 15 viene inviato all'ingresso dell'amplificatore mono 34 sul chip DA3. Un segnale audio esterno può essere fornito al pin 2 del chip DA1. Al pin 17 del processore video viene fornita una PCTV esterna. I segnali demodulati YU, V vengono emessi sul connettore XII e possono essere sottoposti a elaborazione esterna o restituiti al microcircuito tramite i ponticelli mostrati nello schema. Il PCTV demodulato va al connettore X10, che serve per collegare un filtro a pettine. Lo schema mostra la connessione del microcircuito DA2 per l'amplificatore di uscita della scansione verticale. Per semplicità, non è mostrata la connessione tra il pin 8 di questo microcircuito e il pin 22 del processore video (protezione contro la disattivazione della scansione del fotogramma), così come il circuito per limitare le correnti dei raggi del cinescopio. I segnali del frame di uscita vanno al connettore X8. Per controllare il processore video TDA8844, Philips rilascia il processore SAA5296 con una versione del programma CTV832S (o R con un menu in lingua russa). Autore: B.Khokhlov, Mosca
Pelle artificiale per l'emulazione del tocco
15.04.2024 Lettiera per gatti Petgugu Global
15.04.2024 L'attrattiva degli uomini premurosi
14.04.2024
▪ Laser ad eccitoni sui batteri ▪ Lo strato di ozono si sta riprendendo ▪ Plastica autodegradabile da rifiuti industriali ▪ Chip Snapdragon 820 per 600Mbps
▪ sezione del sito Fondamenti di Primo Soccorso Sanitario (FMA). Selezione di articoli ▪ articolo I soldati non si nascono. Espressione popolare ▪ articolo Quando sono state inventate le lampade? Risposta dettagliata ▪ articolo Rotore principale di un autogiro. Trasporto personale
Homepage | Biblioteca | Articoli | Mappa del sito | Recensioni del sito
www.diagram.com.ua |
Vedi altri articoli sezione 
Ultime notizie di scienza e tecnologia, nuova elettronica:
Tutte le lingue di questa pagina